Cadence Allegro PCB设计88问解析(三十) 之 Allegro中 PCB的3D模型导出

2023-10-27

一个学习信号完整性仿真的layout工程师
在进行PCB投板之前,往往需要将PCB的结构发给结构的同事确认。一般会导出DXF和EMN文件,或者导出3D模型。3D模型包含版型、器件的实际3D模型等等。可以比较直观的看到PCB板上的器件情况,下面简单介绍PCB的3D模型导出。

1. 在Allegro的菜单下选择File命令,点击Export中的STEP,STEP各式代表3D,可以显示PCB上各种器件的3D模型,如下图所示:

在这里插入图片描述

2.完成上一步,会弹出STEP Export对话框,其中可以设置许多导出属性,如下图所示:

在这里插入图片描述

3.点击导出,就可以看到3D模型文件,默认保存在PCB的根目录下,

在这里插入图片描述

4.在Allegro中提前查看PCB的3D模型,点击3D,加载文件,如下图所示:

在这里插入图片描述

按照shift和鼠标中间滚轮,就可以翻转图形:

在这里插入图片描述

5.导出设置:在导出界面可多看到有三种类型:

STEP 203所有零件都在同一层,即所有的零件在一个图层中可以全部显示出来,而
STEP 214所有零件会有不同层,所以在查看时需要根据需求调用不同的图层。
STEP AP 242是基于STEP AP 203和STEP AP 214的基础上进行升级,将会兼容更多的数据。
5.在导出的3D模型,有时可以看到版外形不全的情况,如下图:
在这里插入图片描述
这时可以查看Borad Geometry 中的Cutout中是否有切割外形,上述情况可能是由于此层包含外形导致,删除铜皮,就可以显示完整的外形。
在这里插入图片描述
在这里插入图片描述
上一篇文章:Cadence Allegro PCB设计88问解析(二十九) 之 Allegro中泪滴的使用的链接如下,大家可以点击查看哟 ,链接: link
以上资料主要是本人在PCB设计中和网络搜索整理而成
如有雷同或错误,希望各位大神留言指正,感谢!!!

在这里插入图片描述

本文内容由网友自发贡献,版权归原作者所有,本站不承担相应法律责任。如您发现有涉嫌抄袭侵权的内容,请联系:hwhale#tublm.com(使用前将#替换为@)

Cadence Allegro PCB设计88问解析(三十) 之 Allegro中 PCB的3D模型导出 的相关文章

  • 快速设计元器件原理图库和PCB封装库

    目录 1 立创商城EDA免费库 2 Altium Library Loader 3 贸泽电子ECAD模型 在设计电路的过程中经常会遇到这样的问题 无法快速找到合适的元器件原理图封装和PCB封装 Footprint 通常最基本的做法是百度找找
  • Candence学习篇(6)使用allegro绘制元器件的PCB封装

    文章目录 前言 一 确定引脚坐标位置 二 新建封装 2 1设置封装的大小 2 2 设置焊盘路径 三 绘制PCB封装 3 1参数设置 3 2放置边框矩形 3 3放置装配层 放置丝印层和1脚指示原点 总结 前言 前面我们讲了 Candence学
  • PCB设计中电流与线宽的关系

    除了温度 PCB的导线电流主要与铺铜厚度和线宽有关 嘉立创铺铜厚度为 1 盎司 0 0014 英寸 0 0356 毫米 mm 35 6um 1mm大约为40mil 40mil线宽三种铜厚情况下的电流大小为 35um 2 3A 50um 2
  • 信号完整性分析基础知识之有损传输线、上升时间衰减和材料特性(三):耗散因子Df

    在低频下 介电材料的漏电阻是恒定的 用体积电导率来描述材料的电性能 这种体积电导率与材料中离子的密度和迁移率有关 在高频下 由于偶极子的运动增加 电导率随频率增加 材料中可以旋转的偶极子越多 材料的体积电导率就越高 偶极子可以随着施加的场移
  • MOS管应用之外接电源和电池供电的的双电源自动切换电路

    现在大部分电子产品都配有锂电池 在没有外接电源的时候 使用锂电池进行供电 当外接电源的时候 使用外部电源供电 同时对锂电池充电 因此要求电路必须具备能够根据是否接有外部电源 而自动选择相应供电电源的能力 常见的简单电源切换电路如图1所示 但
  • AD常用快捷键总结

    1 shift s 键 切换单层显示 2 q Ctrl Q 英寸和毫米 尺寸切换 3 D R进入布线规则设置 其中 Clearance 是设置最小安全线间距 覆铜时候间距的 比较常用 4 CTRL 鼠标单击某个线 整个线的NET 网络 呈现
  • 一文带你了解芯片制造的6个关键步骤

    在智能手机等众多数码产品的更新迭代中 科技的改变悄然发生 苹果A15仿生芯片等尖端芯片正使得更多革新技术成为可能 这些芯片是如何被制造出来的 其中又有哪些关键步骤呢 智能手机 个人电脑 游戏机这类现代数码产品的强大性能已无需赘言 而这些强大
  • 【Xilinx Vivado时序分析/约束系列7】FPGA开发时序分析/约束-FPGA单沿采样数据input delay时序约束实操

    目录 问题引入 分析问题 实际工程解决 新建工程 顶层代码 编辑时序约束 生成时序报告 设置输入延迟 具体分析 Data Path 表示数据实际到达的时间 Destination Clock Path 目的时钟路径 往期系列博客 根据第六节
  • PWM信号通过功率三极管控制电机,PWM波形失真问题。

    电路图如下所示 上图M 为5V电源 电机与二极管D3并联 在调试过程中 PB6输入频率为15 268KHz 占空比36 17 为PWM信号 既周期为64uS 高电平为17uS PWM信号如下图所示 经过R12后三极管基极的波形如下图所示 高
  • PCIe5.0的Add-in-Card(AIC)金手指layout建议(三)

    PCIe5 0的Add in Card AIC 金手指layout建议 一 PCIe5 0的Add in Card AIC 金手指layout建议 二 前面两篇文章介绍了第一种金手指的layout建议 适用速率在32 0 GT s 以下介绍
  • Proteus 8.9原理图转换为PCB图

    Proteus 8 9原理图转换为PCB图 1 点击PCB设计图标 2 定义边界 在Board Edge图层建立矩形 此矩形内放置所有元器件 3 选用自动布局 Auto Placer 勾选所有器件 也可手动布置 没有的元器件封装可以重新选择
  • STM32H743必要外围电路分析

    BOOT STM32采用ARM内核 和ARM处理器一样 都有专门的boot脚决定单片机从何处启动 在官方数据手册的第105页 我们可以看到 系统复位后 在SYSTICK的第四个上升沿锁存BOOT引脚的值 复位后 BOOT引脚可以由用户自由配
  • EMC一些常见问题(面试也会稍微提及)

    什么是EMC测试 如何进行EMC测试 什么是EMC测试 如何进行EMC测试 EMC EMI设计 电子发烧友网 elecfans com 1 为什么要对产品做电磁兼容设计 答 满足产品功能要求 减少调试时间 使产品满足电磁兼容标准的要求 使产
  • PCB阻焊层太近了会不会有问题?

    绘制pcb双层板 进行DCR检查 发现如下报错 于是回到pcb的界面去查看 原来是我的组焊层靠的很近 小于规则的6mil 这个报错有必要修改嘛 规则的设置如下 最小组焊层裂口是6mil 但是封装就是官网上下载下来的 是芯片封装引脚的问题 过
  • Altium designer 原理图转换为pcb时出现的 unknown pin 和 failed to add class member

    网上有很多方法 大部分都是让直接新建一个pcb文件 这显然太不现实了 上述错误可以看出 unknown pin 的错误是在add pin to net的时候发生的 failed to add class member 的错误实在add to
  • PCB板框文件丢失的问题

    问题 PCB 板框文件丢失的问题 在制作好PCB并导出Gerber文件后 送厂制板的时候审查被提醒说没有边框文件 缺少 GM1 层 解决办法 经过反复检查 确定添加了边框文件 BOARD GEOMETRY CUT Design outlin
  • Allegro输出带等长规则的Excel操作指导

    Allegro输出带等长规则的Excel操作指导 Allegro可以输出带等长规则的Excel文件 方便检查和查阅 具体操作如下 打开规则管理器 选择Relative Propagation Delay 选择需要输出的match group
  • PCB设计小结

    PCB设计小结 1 给所有元器件编号 快捷键T A A 2 pcb中旋转 3 对齐 pcb中快捷键A 一般是右对齐 底对齐 保存间距 4 CTRL Z键撤销无效 点击撤销按钮也无效 保存重启软件就可以了 5 测距 ctrl m 6自动布线
  • 【Xilinx Vivado时序分析/约束系列4】FPGA开发时序分析/约束-实验工程上手实操

    目录 建立工程 添加顶层 模块1 模块2 添加约束文件 编辑时钟约束 打开布线设计 代码代表的含义 时序报告 进行时序分析 Summary 包含了汇总的信息量 Source Clock Path 这部分是表示Tclk1的延时细节 Data
  • 基于电源完整性的PCB设计原则

    基于电源完整性的一些PCB设计建议 1 尽量减少电源和地通路之间的环路电感 在相邻的层上分配电源和接地面时 使用尽可能薄的电介质 2 通过在平面之间使用尽可能高的介电常数来获得平面之间的最低阻抗 与尽可能薄的介电常数设计保持一致 3 使用尽

随机推荐

  • gedit注释快捷建 ctrl+m

    sudo apt get install gedit plugins 安装gedit 插件 终端输入gedit命令 打开gedit 最后把code comment勾上 重启机器就可以使用Ctrl M注释了 Ctrl N 新开一个窗口新建文档
  • PyFlink使用说明:建表及连接Mysql数据库

    PyFlink1 16 0 使用说明 建表及连接Mysql数据库 引言 安装运行环境 PyFlink创建作业环境 一 创建一个 Table API 批处理表环境 二 创建一个 Table API 流处理表环境 三 创建一个 DataStre
  • css3 文本超出容器后显示...以及超出几行后显示...

    前言 好记性不如烂笔头 记录一下自己常用的css样式 一 文本超出容器后显示 div class ellipsis main 国际酒店政策国际酒店政策国际酒店政策国际酒店政策国际酒店政策 div ellipsis main width 10
  • error: The following untracked working tree files would be overwritten by checkout:

    1 可以使用 git status 查看什么情况 2 原因可能是这些变化没有提交 根据git status 的提醒 可以提交 然后就可以切换分支了 3 git checkout 你想切换的分支
  • 电商平台怎么搭建

    越来越多商家致力于搭建并运营自己的私域电商平台 大家都清楚了解拥有自己电商平台的好处 有利于品牌的塑造与提升 提高品牌曝光度和认知度 提高客户黏性 降低渠道成本 乔拓云平台模板式搭建电商平台 方法简单实用 适合电脑零基础的朋友自己搭建 通过
  • rv1126如何切换720p和1080p

    切换720p和1080p可以使用modetest 但是需要将这两种模式都添加到connector中去 添加一个新的mode到connector中去 其实内核中已经有相关接口了 需要做一些小改动 1 不采用设备树的方式去配置 将720p和10
  • 聚水潭无需API开发连接伙伴云,实现新增订单信息自动同步到表单汇总

    聚水潭用户使用场景 电商行业通常使用聚水潭作为企业的ERP系统 然而 每当聚水潭产生新订单时 企业人员常常需要将订单信息手动复制并录入到伙伴云存储 汇总 包括订单单号 状态 金额等20多项信息 这种人工手动复制和录入的方式容易导致订单数据出
  • C++知识框架梳理

    封装 继承 多态被称为面向对象的三大法宝 一 封装 1 类 a 如何创建自己的类 形式如下 class student 类名 student string name 类里面两个内容 年龄名字 叫做类的成员数据 也叫作属性 int age 早
  • Android码农是如何进入腾讯的,Flutter全方位深入探索

    正式加入字节跳动 分享一点面试小经验 今天正式入职了字节跳动 工号超吉利 尾数是3个6 然后办公环境也很好 这边一栋楼都是办公区域 公司内部配备各种小零食 饮料 还有免费的咖啡 15楼还有健身房 而且公司包三餐来着 下午三点半左右还会有阿姨
  • STM32关于定时器输出多路PWM波的持续跟进

    简介 这里简单用stm32产生多路PWM 1 32的通用定时器3可以产生4路PWM输出 同频率 不同占空比 2 一个定时器产生的PWM频率由定时器输入频率决定 时钟树决定通用定时器时钟来自APB1 且如果APB1的分频为1的话 定时器时钟为
  • 抽象类 接口

    1 抽象类 public abstract class AbstractClass 里面至少有一个抽象方法 public int t 普通数据成员 public abstract void method1 抽象方法 抽象类的子类在类中必须实
  • 功率时延谱(PDP)与三种选择性衰落

    衰落与弥散是无线信道的基本特性 电磁波经过无线信道传输后会使原本的信号在时域 频域 空域 角度 上产生弥散现象 导致波形在时间 频谱 空间上产生交叠 引起信号的失真 多径效应在时域上引起信号时延扩展 在频域上定义了相关带宽指标 当信号带宽大
  • k8s调度 原理_深入剖析k8s之默认调度器调度策略解析

    本篇专注在调度过程中 Predicates 和 Priorities 这两个调度策略主要发生作用的阶段 Predicates 首先 我们一起看看 Predicates Predicates 在调度过程中的作用 可以理解为 Filter 即
  • 如何使用nfsiostat来分析nfs存储性能问题

    nfsiostat介绍 Sysstat家族包括一个名叫nfsiostat的实用程序 它和iostat有诸多类似之处 它允许你监控NFS文件系统上的读写情况 其用法也和iostat类似 最基本的命令用法是跟上几个参数和两个数字 这两个数字分别
  • vue父子组件传值,父组件内容更新子组件内容不实时更新

    背景 vue父子组件传值不能实时更新问题 父组件将值传给了子组件 但子组件显示的值还是原来的初始值 并没有实时更新 总结了以下三种情况及解决方案 1 子组件没有正确监听父组件传递的值 在子组件中 确保正确地声明了props 并且监听了父组件
  • CVPR2023论文汇总

    点击下方卡片 关注 自动驾驶之心 公众号 ADAS巨卷干货 即可获取 点击进入 自动驾驶之心 全栈算法 技术交流群 CVPR2023中稿paper已经陆续放出来了 自动驾驶之心团队为大家整理了计算机视觉 BEV 分割 Occpuancy v
  • Vue的插槽与作用域插槽详解

    在Vue中 插槽 Slot 是一个非常强大且灵活的特性 用于在父组件中定义子组件的内容 Vue提供了两种主要类型的插槽 默认插槽 Slot 和作用域插槽 Scoped Slot 本篇博文将深入介绍这两种插槽类型 从基础到进阶 默认插槽 Sl
  • 打开一个php网页出现2个ip,php根据ip地址查地区

    自己以前做过一个程序 根据discuz里面的ip查询改的 ip地址所属地区计算 修改自 discuz 使用dicuz tinyipdata数据文件 将一些英文提示修改为汉字 is simple true的话显示到市 false显示到网通电信
  • maven项目中添加MySql依赖失败(以及maven的安装到maven项目的使用过程)

    maven项目中添加MySql依赖失败 以及maven的安装到maven项目的使用过程 1 maven项目中添加MySql依赖失败 报错信息 Dependency mysql mysql connector java not found 解
  • Cadence Allegro PCB设计88问解析(三十) 之 Allegro中 PCB的3D模型导出

    一个学习信号完整性仿真的layout工程师 在进行PCB投板之前 往往需要将PCB的结构发给结构的同事确认 一般会导出DXF和EMN文件 或者导出3D模型 3D模型包含版型 器件的实际3D模型等等 可以比较直观的看到PCB板上的器件情况 下