类型 |
NPN |
PNP |
N_MOS |
P_MOS |
拓扑 |
|
|
|
|
特性 |
|
|
|
|
|
|
|
|
要求输入电压至少比输出电压高 0.9V 至 1.5V; 接地引脚电流大于 NPN-达林顿管,但小于 PNP-LDO 稳压器; 需要一个输出电容器,但一般不像 PNP-LDO 那样具有特殊的 ESR 要求 |
要求输入电压至少比输出电压高 100mV至 700mV; 具有高于 NPN 型 LDO 的接地引脚电流; 需要谨慎地选择输出电容器数值和 ESR 额定值 |
要求输入电压高于输出电压( 高出的幅度依据传输晶体管的 VGS要求); 接地引脚电流不随输出负载电流而变化; 不需要任何的输出电容器( 但为了动态响应更好还是使用一个)。 |
要求输入高于输出电压( 基于负载电流和传输元件的导通电阻): VIN>RDS(ON)×IOUT 要求输出电压高于传输元件的 VGS 需求; 要求谨慎地选择输出电容数值和 ESR 额定值; 为了实现相似的 RDS( on) 性能, PMOS 晶体管所需的晶片面积将大于 NMOS 晶体管; 较大的晶片面积将影响定价,并有可能对性能产生影响。 |
|
|
缺点 需偏置电压以上拉 N-FET; 优点 N-FET 的导通电阻低于 P-FET; 允许非常低的 Vin 和 Vout 数值; 较低的输出阻抗可减轻负载极点的影响; 可在采用小的外部电容器时保持稳定; 低接地引脚电流( 与负载无关); 高 DC 增益与令人满意的带宽。 |
|
本文内容由网友自发贡献,版权归原作者所有,本站不承担相应法律责任。如您发现有涉嫌抄袭侵权的内容,请联系:hwhale#tublm.com(使用前将#替换为@)