mipi DPHY 的规格书里对 data rate 有定义上下限值
最低 data rate为 80M bps, 最高为 2500M bps。
由于mipi 传输时是双采样， 这样的话， 实际的差分时钟的上下限就是 40MHz - 1250 MHz。
DPHY在收到 差分数据后会把它转为数字信号并根据协议进行组装，以PPI 信号发送给 mipi csi 控制器。在PPI信号定义中，为每根lane都定义了 data [0,7] 即8根数据信号，这样的话，PPI 接口上每个cycle可以传输一个 byte的数据。这样, PPI clock就是 DPHY data rate的八分之一， mipi csi 控制器的工作时钟决定了 PPI clock的上限。
以目前FPGA举例:
mipi csi 的工作时钟是 10MHz, 这意味着 DPHY 的 data rate 不能超过 80M
（这是DPHY data rate 的下限）， 即实际的差分时钟不能超过40M。
那么， 低帧率低分辨率一定意味着低data rate吗？
答案是否，
因为senor在配置中可以通过加长 h blank, v blank等 调节帧率，而不用输出时钟在最低。
这种情况我们可以通过测量差分波形计算出。
我们一定会测量到 stop status (LP11)保持很长，而 hs status时间很短。这就是说sensor在输出中虽然帧率分辨率都很低，但传输中大多时间在 LP11状态， 而一旦进入HS status 传输时钟也可以比较快。
这样，HS data rate 依然会比较高，依然会超过 MIPI PPI clock。
所以，我们在配置sensor时，除了确认清楚它的帧率分辨率，还要确认清楚它的bit rate 或者是差分时钟到底是多少，清楚了sensor的 bit rate才能准确配置 DPHY 的hs frequency range。
注意，这里的hs fraquenchy range 指的是 bps， 而不是差分时钟。
