说明:使用的rocket-chip generator的版本为:a8d573beeb8a33bb5dac0673ec68b82852a24d63
rocket-chip generator的一级目录结构:
bootrom : 在BootROM的bootloader第一阶段所使用的代码 csrc Verilator: 仿真用的C代码 emulator Verilator :用来编译和跑仿真的工作目录 project Scala: 构建工具sbt用来构建Scala的工作目录 regression: 定义的持续的整合和一套nightly regression scripts: 用来分析仿真的输出或者处理代码文件的内容 vsim VCS: 用来编译和跑仿真的工作目录 vsrc Verilog: 代码,包含接口、测试框架和Verilog过程接口VPI chisel3 :包含Chisel自定义的各种类和规则,用来生成RTL firrtl: 存放Chisel编译器处理代码而生成的一种中间表示,由中间表示能生成Verilog代码或C++代码 hardfloat: 用chisel写成的浮点单元 riscv-tools: 支持RISC-V的一套软件,与生成RTL有关 torture: 用来生成压力测试所需的一些随机指令 src/main/scala: 构筑rocket-chip的代码
rocket-chip generator电路构筑代码的目录结构:
amba amba: 协议的实现代码,包括AXI4,AHB-lite,APB config: 提供能配置Generator的Scala的接口 coreplex: 包含Rocket核、系统总线、coherence agents、debug设备、中断处理、面向外部的外设、时钟同步处理和TileLink到外设总线转换 dev