AD设置板框内布线禁止区

Step 01 首先打开PCB文件 Step 02 文件 制造输出 Gerber Files Step 03 通用设置 Step 04 层设置 如果有Keep out layter层勾选了 把他去掉 Step 05 钻孔图层设置 勾选钻孔图

今天同事提出这个问题 心中暗喜 又到我发光的时候了 结果 WHAT 没研究明白 小姐姐明明之前会N种方法的呀 赶紧问度娘 问题解决 应该是ad不同版本指令不太一样了 方法一 直接在KEEPOUT层画出想要的板框大小 方向 选中状态 执行DE

ESD的基本概念就不说了 直接来点实用的干货 在ESD测试中 我们经常会遇到一些比较明显的测试现象 比如设备重启 卡死或者屏幕闪屏的问题 究其根本 这些现象都是ESD造成的 而很多时候只需要加一个电容就能解决 本篇文章就静电电容的这个妙用进

由原理图生成PCB以后 各种显示绿色 也即PCB报错 如下图 绿色的原因是DRC Design Rule Check 检查未通过 解决方法是正确设置规则 但是在此之前 为了观感 我们先掩耳盗铃一下 临时清除绿色 步骤是 菜单栏 gt 工具

当我们的PCB绘制好 并仔细检查后 就可以把文件交给工厂生产了 一般有两种方式 第一种最简单 就是直接将PCB文件压缩打包 发给工厂 发给工厂的途径一般有两种 一种是在其官网上提交 一种是在其开发的应用程序上提交 嘉立创工厂就可以在其开发的

PCB布局布线 1 先确定板子的大小 用Keep out层或机械层确定边框 2 布线 走线连接需为钝角 不能出现直角 锐角 布局时要考虑走线的难易 线长 走线要尽量短 和可能出现的绕线情况 顶层和底层线大规律要十字交叉 走线与边框距离大于1

AD软件有时候铺完铜皮后 无法知道焊盘的位置 这样在打孔时候 可能会打到焊盘上 这时后可以通过修改铜皮的透明度来解决这个问题 方法 1 快捷键L 找到Transparency 然后选择Polygons 拖动进度条 修改透明比例 完成效果如下

这个功能还可用于整体板框扩大 缩小

最近在做一个PCIE转网口的项目 具体框图如下 SOC这边的板子是我们自己开发的 但是无法满足输出四个网口的需求 就想到了用PCIE2 0进行转接 右侧的网口扩展板是外购的 刚好满足PCIE2 0接口 并输出四路网口 于是采用了此架构进行设

1 如何取消原理图的网格以及表头如下图 在Properties Visible Grid可以显示 隐藏网格 Title Block勾选上即显示表头 取消勾选即隐藏表头 图1 图2 图3 2 翻转的快捷键 空格 为90翻转 X 为水平翻转 Y

一 通用快捷键 1 放大缩小 常用方法 ctrl 鼠标滚轮 鼠标中键 移动鼠标 pgup pgup 2 切换不同的布线层 ctrl shift 鼠标滚轮 3 在SCH或者PCB 同一平面内左右翻转 ctrl X 4 在SCH或者PCB 同一

AD版本 AD18 转到PCB界面 如下 在PCB页面切换到你想挖空区域所在图层 比如我这里想要挖空Top Layer和Bottom Layer 先切换到Top Layer 右击选择 多边形覆铜挖空 然后在PCB上绘制出想要挖空的区域 如下

文章目录 前言 一 解决步骤 总结 前言 众所周知 AD 3D视图下默认是绿色板子 那我想改成其他颜色怎么办 一 解决步骤 其实很简单哈 我们就用最直接的方法 我们点击右下角这个LS旁边的红色框 注意不是点击LS哈 然后单击这两个绿色格子

今天画板子遇见了一个间距报错 图片如下 我当时想着 修改丝印的间距就可以了 查找了一些资料之后发现是这样修改 并且我将其修改到了0 但是结果还是如上图一样 报错 最后发现除此之外 我们还需要修改元件之间的电气距离 修改完成之后就OK

由于网上资料实在有限 特此记录 The only values that can be set are 0 To set User Must Change Password at Next Logon set the pwdLastSet

一 绘制总体的区域块模块 1 新建一个PCB项目 在new中的project选择PCB 2 在项目中新建一个sheet文件 schemetic 然后找到place中的sheet Symbol Actions 3 修改每一个绿块的名称和文件名

在使用AD时 最后的一步铺铜 铺地 如果是矩形的板子 铺铜很简单 直接捕捉拐角点即可 但是一些异形的板子 就不是那么好办了 虽然可以全选铺铜 最后也不影响最后的PCBA实物 但是有强迫症的肯定会看着不舒服 比如我 所以找到一种快速铺异形板子

很多东西都讲究模块化 比如 程序模块化 原理图也不例外 模块化后的原理图更能直观的显示其原理 文章中操作的图标是什么功能可以先看下参考文献中的博客在来看看我的这篇博客 效果会更好 原本以为原理图多图纸很难 其实也差不多 只是多了几步罢了 多

快捷键 D设计 R规则 一般情况下设置的都是 Electrical 下的Clearance 但是设置完了还是继续报错 是封装之间的水平间距问题 应该设置Placement 下的ComponentClearance

记录学习过程中出现的错误及解决方法 1 off grid pin问题和Off grid Net Label问题 Off grid Net Label问题解决 只需要选中出现警告的元件 然后按A再按G即可 或者按Shift Ctrl D也行