首先在VIVADO中创建zynq PS核；
步骤如下：
，如下新建工程--新建 block design--add ip--选择zynq7 processing system，如下图所示：
双击打开配置界面如下：
下面我们简要地介绍一下页面导航面板中各个页面的作用。
在 Zynq Block Design 页面，显示了 Zynq 处理系统（PS）的各种可配置块，其中灰色部分是固定的，绿色部分是可配置的，按工程实际需求配置。可以直接单击各种可配置块（以绿色突出显示）进入相应的配置页面进行配置，也可以选择左侧的页导航面板进行系统配置。
1. PS-PL Configuration 页面能够配置PS-PL 接口，包括AXI、HP 和ACP 总线接口。
2. Peripheral IO Pins 页面可以为不同的 I/O 外设选择 MIO/EMIO 配置。
MIO/EMIO简介：ZYNQ 分为 PS 和 PL 两部分，那么器件的引脚（Pin）资源同样也分成了两部分。ZYNQ PS 中的外设可以通过 MIO（Multiuse I/O，多用输入/输出）模块连接到 PS 端的引脚上，也可以通过 EMIO 连接到 PL 端的引脚。Zynq-7000 系列芯片一般有 54 个 MIO、64个EMIO。
MIO包含在PS的FIXED_IO中，在生成输出文件的时候，Vivado工具会自动创建PS端的管脚约束，所生成的约束文件的具体位置在“:/../XXXX.srcs/sources_1/bd/system/ip/system_processing_system7_0_0/system_processing_system7_0_0.xdc”。因此MIO不需要用户手动进行管脚约束。当PS使用EMIO与PL进行连接，并调用PL的IO资源进行输入输出时，需要用户进行VIVADO端的手动管脚约束。
3. MIO Configuration 页面可以为不同的 I/O 外设具体配置 MIO/EMIO。
4. Clock Configuration 页面用来配置PS 输入时钟、外设时钟，以及 DDR 和 CPU 时钟等。
5. DDR Configuration 页面用于设置 DDR 控制器配置信息。
6. SMC Timing Calculation 页面用于执行SMC 时序计算。
关于SMC部分的介绍可以阅读一下参考文章：(14条消息) zynq-smc驱动框架解析_嵌入式小胖的博客-CSDN博客
https://blog.csdn.net/m0_37765662/article/details/109720093
7. Interrupts 页面用于配置PS-PL 中断端口。
