运放在电路设计中经常使用，尤其是接成跟随器的电路。百度一下，这种电路很容易查到，但是这种跟随器后面接容性负载，比如下图的C1-2=4.7uF，设计不当，就很容易造成输出信号振荡。这是由于真实放大器内部的开环阻抗在输出驱动容性负载的时候，就又会形成一个新的极点，可能造成电路的相位余量不够而不稳定；
之前用TI的软件TINA进行过仿真，但是TINA的仿真模型比较少。用ADI的LTspcie仿真更加方便的。LTspice作为一款专业好用的电路仿真软件，安装包不到100M。安装十分方便，运行速度也快。对于仿真不能收敛的时候，可以调整配置参数，基本也可以解决。LTspice的最新版可以帮助电子工程师设计简单到复杂的开关调节器和运行电路模拟，LTspice官方版也内置了丰富的电路仿真示例供学习者参考，可以用于模拟电路图仿真、HIFI电路图仿真、PLL电路图仿真以及信号频谱分析等领域。LTspice是一款高性能SpiceIII仿真器、电路图捕获和波形观测器，并为简化开关稳压器的仿真提供了改进和模型。下面通过LTspice对一个运放进行时域信号的仿真，从仿真结果来看，输出电压波形，有震荡。如果进一步加大负载电容，震荡会进一步加剧。
频域仿真由两种方法，下图是第一种方法，是ADI网站推荐的方法，将交流小信号源插入反馈回路，得到的相位余量=-2度，穿越频率fc=67KHz左右
第二种方法是利用电感阻碍交流信号，电容流过交流信号的方法，注入交流小信号源。
这种方法是参考《运算放大器参数解析与LTspice应用仿真》这本书中的例子，在使用的时候需要使用正负电源，才能得到和第一种仿真差不多结果：相位余量=1度，穿越频率fc=58KHz左右，也可以判定跟随器电路不稳定
具体的例子大家感兴趣可以去看一下这本书，我个人是比较喜欢用第一种方式仿真频域特性。书中也提及，如何消除运放输出阻抗和电容负载形成极点的例子，就是在输出串联增加一个电阻，改变系统的传递函数，增加零点，调整相位余量。
网络上对运放输出端增加电阻的原因，主要是从限流的角度考虑。实际大部分运放是有输出限流保护的，一般运放输出带载能力只有几十mA，只要输出过流，输出电压就会受限的。
增加串联电阻，就将电路的传递函数改变：
H(s)=(R3+1/(s*Cload))/(Ro+(R3+1/(s*Cload))
从传递函数也能看出，新增了零点，提升增益的同时也增加了相位
对比增加R3的频域仿真结果来看，明显相位曲线抬升了
相位余量有81度，穿越频率提高到fc=212KHz的，带宽更大，响应速度也更快；
再看一下时域仿真的结果，也清晰的能看到，输出电压波形没有震荡，输出是单调递增的效果；
一个简单的跟随器电路，参数选择不合适，就会得到和预期不一样的结果。利用LTspice仿真，可以快速检查电路是否可靠，是一个不错的工具。
---------------------
作者：sinasun
链接：https://bbs.21ic.com/icview-3284336-1-1.html
来源：21ic.com
此文章已获得原创/原创奖标签，著作权归21ic所有，任何人未经允许禁止转载。
