目录
TIPS3: APB(Advanced Peripheral Bus)，外围总线 (引自：百度百科)
W801芯片规格书V1.0（源自：Winner Micro联盛德微电子官方）
目前已更新至：W801芯片规格书v2.0 和 W801_寄存器手册 v3.0
详见：
https://blog.csdn.net/Medlar_CN/article/details/129351577
✓ MCU内置 Tee 安全引擎，代码可区分安全世界 /非安全世界
✓ 集成 SASC/TIPC，内存及内部模块 /接口可配置安全属性，防止非安全代码访问
✓ 启用固件签名机制，实现安全 Boot/升级
✓ 具备固件加密功能，增强代码安全
✓ 固件加密密钥使用非对称算法 分发，增强密钥安全性
✓ 硬件加密模块 RC4256、 AES128、 DES/3DES、 SHA1/MD5、 CRC32、 2048 RSA,真随机数发生器
✓ 支持 GB15629.11-2006 IEEE802.11 b/g/n
✓ 支持 Wi-Fi WMM/WMM-PS/WPA/WPA2/WPS
✓ 支持 EDCA信道接入方式
✓ 支持 20/40M带宽工作模式
✓ 支持 STBC、 GreenField、 Short-GI、支持反向传输
✓ 支持 AMPDU、 AMSDU
✓ 支持 IEEE802.11n MCS 0~7、 MCS32物理层传 输速率档位，传输速率最高到 150Mbps
✓ 2/5.5/11Mbps速率发送时支持 Short Preamble
✓ 支持 HT-immediate Compressed Block Ack、 Normal Ack、 No Ack应答方式
✓ 支持 CTS to self
✓ 支持 Station、 Soft-AP、 Soft-AP/Station功能
✓ 集成蓝牙基带处理器 /协议处理器，支持 BT/BLE 双模工作模式，支持 BT/BLE4.2 协议
✓ 3.3V单电源供电
✓ 支持 Wi-Fi节能模式功耗管理
✓ 支持工作、睡眠、待 机、关机工作模式
✓ 待机功耗小于 10uA
而WM_W800_寄存器手册v2.1则对W800系列的芯片寄存器进行了详细描述。
下图描述W800芯片（W801的核心就是W800）的整体结构，核心部分包括XT804 CPU，288KB SRAM和20KB ROM存储空间。PMU部分作为芯片的常供电模块提供了上电时序管理，起振时钟，实时时钟功能等。提供了丰富的外设功能和硬件加解密功能。Wi-Fi部分集成了MAC，BB和RF。
W800 芯片由两级总线构成，下图红色代表寄存器的主设备，绿色代表从设备。
1、AHB-1 总线和AHB-2总线通过Bridge连接，2种总线的简介及扩展见文章底部的tips。
2、SRAM空间： 160KB+128KB=288KB。
本级总线有四个主设备-即XT804，DMA，GPSEC 以及5 个从设备。如下图所示：
业务线通过背板走线连接到 Crossbar 芯片上，Crossbar 芯片集成在主控引擎上。每一条输入链路和输出链路都有一个 CrossPoint，在 CrossPoint 处有一个半导体开关连接输入线路和输出线路，当来自某个端口的输入线路需要交换到另一个端口的输出点时，在 CPU 或交换矩阵的控制下，将交叉点的开关连接，数据就被发到另一个接口。
各主设备采用固定优先级，自上而下优先级递减。
本条总线有4个主设备，3个从设备，使用crossbar连接结构，能够实现不同主设备对不同从设备的同时访问，从而加大带宽。总线时钟最快工作在40MHz频率，可以根据需要配置为更低。
W800 使用24/40MHz 晶体作为SoC 时钟源，片内内置1 个DPLL 输出480MHz，供给CPU，系统总线，数据总线及WiFi 系统使用；片内另外内置32.768KHZ RC 振荡器，供PMU 及LCD 模块使用。时钟结构概括图如下图所示。
可根据需要修改。
详细空间划分可参考：W801芯片规格书V1.0（表4-1总线设备地址空间详细划分）
XT804支持4G存储空间，如上图所示分为6个block，分别为代码区，内存区，片上外设，片外存储区，片外外设和系统外设区。根据需求，w800片内存储空间如图三所示映射到前三区。即W801只使用前3区。
尝试将主频改为240MHZ重新编译完成：
正常执行。
https://blog.csdn.net/Fairchild_1947/article/details/123733071
(https://www.eefocus.com/article/451622.html)
简单地说，Crossbar 架构是一种两级架构，它是一个开关矩阵，每一个 CrossPoint 都是一个开关，交换机通过控制开关来完成输入到特定输出的转发。如果交换具有 N 个输入和 N 个输出，那么该 Crossbar Switch 就是一个带有 N*(N-1)个 CrossPoint 点的矩阵，可见，随着端口数量的增加，交叉点开关的数量呈几何级数增长。对于 Crossbar 芯片的电路集成水平、矩阵控制开关的制造难度、制造成本都会呈几何级数增长。所以，采用一块 Crossbar 交换背板的交换机，所能连接的端口数量也是有限的，符合单片机的使用特点。
AHB=Advanced High Performance Bus，译作高级高性能总线。如同USB（Universal Serial Bus）一样，也是一种总线接口。
AHB主要用于高性能模块(如CPU、DMA和DSP等)之间的连接，作为SoC的片上系统总线，它包括以下一些特性：单个时钟边沿操作；非三态的实现方式；支持突发传输；支持分段传输；支持多个主控制器；可配置32位~128位总线宽度；支持字节、半字和字的传输。AHB 系统由主模块、从模块和基础结构(Infrastructure)3部分组成，整个AHB总线上的传输都由主模块发出，由从模块负责回应。基础结构则由仲裁器(arbiter)、主模块到从模块的多路器、从模块到主模块的多路器、译码器(decoder)、虚拟从模块(dummy Slave)、虚拟主模块(dummy Master)所组成。针对Soc设计中IP复用问题提出了一种新的解决办法。传统的方法是将特定功能模块的非标准接口标准化为AHB主/从设备接口。本文提出了一种新的基于ARM的Soc通用平台设计寄存器总线标准接口，这种设计使整个系统的结构清晰，增强系统的通用性与系统中功能模块的可移植性。
ARM公司提出的AMBA总线结构之一
APB(Advanced Peripheral Bus)，外围总线的意思。该总线协议是ARM公司提出的AMBA总线结构之一，几乎已成为一种标准的片上总线结构。APB主要用于低带宽的周边外设之间的连接，例如UART、1284等，它的总线架构不像AHB支持多个主模块，在APB里面唯一的主模块就是APB 桥。其特性包括：两个时钟周期传输；无需等待周期和回应信号；控制逻辑简单，只有四个控制信号。APB上的传输可以用概述图所示的状态图来说明。
