xilinx xdma PCIe中断存在bug。
bug1：此中断虽然是msi或者msx中断，但是不中断cpu。
bug2：此中断不是边沿中断，而是电平中断，在驱动层需要不断地轮训查询中断事件。
bug3：此中断持续时间必须长，而且在收到中断应答ack后，不能立即拉低req信号，需要延迟至少100ms才可以被驱动识别。这个应该与CPU所执行的任务多少有关，如果执行的任务越多，扫描一周所需的时间越长。
bug4：c2h通道因为受制于c2h ready信号控制不能主动给pc送数据，必须由host发起读操作后才可以送出数据。
xilinx xdma 中断从使用到放弃：我给PS通过XDMA发送数据，每发送100K数据，给PS一个中断信号，因为此中断信号不是及时响应的，100ms耗费时间太长，等ps响应后，FPGA采集的数据已经溢出。所以放弃，也可能我使用xdma的中断有问题所致，没有研究透彻。
