覆盖 makefile 中的“CC”和“CXX”变量

我有一个主 makefile，其中包含通用设置，以及一个子 makefile，其中包含项目特定设置。

从我的另一个问题来看覆盖 makefile 中的变量 https://stackoverflow.com/q/18869628/24949，我了解到我可以在我的主 makefile 中使用以下代码：

CC ?= avr-gcc
CXX ?= avr-g++

在子 makefile 中，我使用colorgcc https://github.com/colorgcc/colorgcc并覆盖这些变量：

CC ?= color-avr-gcc
CXX ?= color-avr-g++

一切正常。

但是，如果我从子 makefile 中删除上述行，make 就会开始使用gcc and g++代替avr-gcc and avr-g++.

我想两者都有CC and CXX受到不同的对待，并且 make 为它们提供了默认值，我无法使用以下语句为它们分配默认值：

CC ?= avr-gcc
CXX ?= avr-g++

我的问题：

• 我的假设正确吗？
• 如果是，是否有其他方法可以提供默认值CC and CXX在主 makefile 中并让 make 使用它，如果我不在子 makefile 中覆盖它们？

Edit:

As per 时空狐 https://stackoverflow.com/users/539810/chrono-kitsune的建议我做了以下

主生成文件

CC = avr-gcc
CXX = avr-g++
# Add other master macros here.
# Add other master targets here.

子生成文件

CC ?= color-avr-gcc
CXX ?= color-avr-g++
# There are no child macros or targets

include master.mk

不幸的是，即使这样也不起作用。当我跑步时make child.mk它正在拾取CC and CXX在 master 中定义。

PS：顺便说一句，我的主 makefile 是 Arduino 的 makefile，完整的源代码可在github https://github.com/sudar/Arduino-Makefile/blob/master/arduino-mk/Arduino.mk.

将主 makefile 拆分为两个文件：master.macros 和 master.targets。 .macros 文件将包含任何宏，例如 CC 和 CXX，.targets 文件将包含要创建的实际目标。

子生成文件：

CC ?= color-avr-gcc
CXX ?= color-avr-g++
# Add other child macros here.

include master.macros

# Add child targets here.

include master.targets

master.宏：

CC = avr-gcc
CXX = avr-g++
# Add other master macros here.

master.targets：

# Add master targets here.

如果您在命令行上设置 CC，则整个项目将使用它。否则，如果在子 makefile 中设置了 CC，则整个项目将使用该 CC。如果两者都不使用，则整个项目将使用master.macros中的CC宏。

如果您需要更复杂的东西，例如仅在构建主目标时使用不同的 CC，您将需要使用不同的 CC 变量，例如默认为 $(CC) 的 MASTER_CC，尽管您可以根据需要使用命令行就像make MASTER_CC=avr-gcc如果您不想使用子 makefile 中的任何 CC。您将使用 ?= 赋值，并且所有规则都需要明确，并且您当然可以将规则中的任何 $(CC) 替换为 $(MASTER_CC)：

master.宏：

MASTER_CC ?= $(CC)
MASTER_CXX ?= $(CXX)

例如，如果这是 CC 的值，它将使用 color-avr-gcc。否则，你需要使用make MASTER_CC=avr-gcc使用 avr-gcc 代替。我还没有测试最后一点，这意味着可能存在错误，但我想第一个解决方案就是您所需要的：将主 makefile 分成两个文件，然后使用CC ?= ...在仅包含主宏和子 makefile 的部分中。