Python
Java
PHP
IOS
Android
Nodejs
JavaScript
Html5
Windows
Ubuntu
Linux
Verilog -- 序列模三(整除3)检测器
Verilog 序列模三 整除3 检测器 描述 输入口是1bit 每次进来一位数据 检查当前序列是否能整除3 能则输出1 否则输出0 例如 序列 1 out 0 序列 11 out 1 序列 110 out 1 序列 1101 out 0
IC笔试
verilog