verilog基础

门控时钟

结构 1 这种系统时钟门控的机制算然简单但是容易使门控后的时钟不完整甚至产生毛刺结构 2 这种门控方法避免了门控时钟的不完整性也可以避免避免毛刺的产生但门控后的时钟可能会产生亚稳态结构 3 这种结构解决了结构 2的亚稳态问题结

verilog基础
Verilog中generate语句的用法

在Verilog 2001中新增了语句generate 通过generate循环可以产生一个对象比如一个元件或者是一个模块的多次例化为可变尺度的设计提供了方便 generate语句一般在循环和条件语句中使用为此 Verilog 2

verilog基础