Python
Java
PHP
IOS
Android
Nodejs
JavaScript
Html5
Windows
Ubuntu
Linux
学习笔记--Verilog HDL高级数字设计--第六章组合逻辑与时序逻辑的综合
组合逻辑与时序逻辑的综合 综合引擎能够自动完成一组布尔函数的最简化 并将结果映射成能满足设计目标的硬件实现 转换 优化 映射 本章将介绍如何编写易于综合的Verilog模型 综合工具完成的工作 1 检测并消除冗余项 2 查找组合反馈环路 3
Verilog HDL高级数字设计
逻辑综合
数字IC
可综合的Verilog模型