程序员经验分享-hwhale

【一 DE1-SOC】quartus II下载程序步骤

2023-10-31
最近的开发都是使用vivado，想把某个工程迁移到DE1-SOC中，由于许久不使用qaurtus了，生疏了，下载程序老是失败，记录以一下载的步骤。

开发板：DE1-SOC
芯片型号：5CSEMA5F31C6N

1、首先编写程序并编译成功，编译按钮如下：

在这里插入图片描述

2、绑定引脚

方法1：
在这里插入图片描述
在这里插入图片描述
方法二：用.txt文件导入首先新建一个.txt文本文件，在文件中键入引脚对应的关系，引脚名称与引脚号之间注意有一个西文逗号。//后面的字符是注释，系统自动忽略。
格式如下：

To,	Location
//FPGA时钟
s_rst_n,		PIN_AB12 
sclk,			PIN_AF14
vga_hsync,		PIN_B11
vga_rgb[23],	PIN_J14
vga_rgb[22],	PIN_G15
vga_rgb[21],	PIN_F15
vga_rgb[20],	PIN_H14
vga_rgb[19],	PIN_F14
vga_rgb[18],	PIN_H13
vga_rgb[17],	PIN_G13
vga_rgb[16],	PIN_B13
vga_rgb[15],	PIN_E11

vga_rgb[14],	PIN_F11
vga_rgb[13],	PIN_G12
vga_rgb[12],	PIN_G11
vga_rgb[11],	PIN_G10
vga_rgb[10],	PIN_H12
vga_rgb[9],		PIN_J10
vga_rgb[8],		PIN_J9
vga_rgb[7],		PIN_F13
vga_rgb[6],		PIN_E12
vga_rgb[5],		PIN_D12
vga_rgb[4],		PIN_C12
vga_rgb[3],		PIN_B12
vga_rgb[2],		PIN_E13
vga_rgb[1],		PIN_C13
vga_rgb[0],		PIN_A13
vga_vsync,		PIN_D11

在这里插入图片描述
在这里插入图片描述
点击ok即可。此时可以点击Assignments/Pin Planner进行正确与否的查看，确认正确无误。

3、下载程序：

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
显示下载成功。

注意：程序下载的步骤一定要按照要求来，不能直接点击“add file…"，加载.sof文件进行下载，这是不对的。否则会报错：Error (209031): Device chain in Chain Description File does not match physical device chain – expected 1 device(s) but found 2 device(s).

									---晓凡  于桂林2022年4月9日书
本文内容由网友自发贡献，版权归原作者所有，本站不承担相应法律责任。如您发现有涉嫌抄袭侵权的内容，请联系:hwhale#tublm.com(使用前将#替换为@)

FPGA学习之路

DE1SOC

FPGA

【一 DE1-SOC】quartus II下载程序步骤 的相关文章

  • Quartus II 安装

    本次介绍使用的 Quartus 版本为 10 1 目前 Quartus II 官网已经没有 13 1 以下版本的安装包 大家可以安装 13 1 以上版本的软件 功能都是大同小异 下载地址 FPGA Software Download Cen

  • 在vivado中使用tcl脚本（UG894）

    本文源自UG894 主要介绍如何在vivado中使用tcl脚本 1 vivado中如何获取tcl help vivado中任何自带的命令都可以通过 help 获取帮助信息 也可以直接输入 help 取得vivado命令合集 并通过 help

  • 基于FPGA的频率计设计

    文章目录 写在前面 1 什么是频率计 2 测量方法与基本原理 3 待测信号如何输入FPGA 一 实验程序 1 RTL图 2 Verilog 参考设计 3 指派引脚 二 调试验证 输入不同频率的方波 写在前面 1 什么是频率计 频率计是一种专

  • SmartFusion从FPGA到ARM（四）——MSS_TIMER定时器的使用

    文章目录 1 定时器资源简介 2 MSS TIMER库函数简介 3 简单的周期性中断 4 自定义产生波形 5 64位定时器的使用 6 单次中断模式 系列教程 SmartFusion从FPGA到ARM系列教程 1 定时器资源简介 SmartF

  • [FPGA系列] 扩展知识 --- 时钟小结

    一 基本概念 时钟域 由同一个时钟信号控制的区域 时钟抖动 Jitter 相对于理想时钟信号 实际时钟信号存在时而超前 时而之后的偏移 时钟偏斜 Skew 时钟信号到达数字电路各个部分所用时间的差异 时钟漂移 Wander 工程上解释 抖动

  • Xilinx ISE系列教程（9）：LabTools下载、安装、使用教程（独立的下载工具）

    文章目录 1 ISE Vivado LabTools简介 2 ISE 14 7 Lab Tools下载 安装 3 Vivado 2018 3 LabTools下载 安装 1 ISE Vivado LabTools简介 Xilinx LabT

  • 【原创】always语句 和 initial语句

    过程语句 有 always语句 和 initial语句 相同点 1 always语句 和 initial语句 可以多次使用 2 always语句 和 initial语句 各语句块 整体 是独立运行 3 always语句 和 initial语

  • verilog中wire和reg类型的区别

    module counter parameter CNT MAX 25 d24 999 999 input wire sys clk input wire sys rst n output reg led out reg 24 0 cnt

  • 用Vscode编辑verilog代码配置

    这篇教程感觉很详细了 我这里分享一下vscode和插件的安装包链接 都是官网下载的 放心食用 用VSCode编辑verilog代码 iverilog编译 自动例化 自动补全 自动格式化等常用插件 链接 https pan baidu com

  • 【Xilinx】SynchronousInterruptHandler错误排查笔记

    SynchronousInterruptHandler错误排查笔记 一 ArmV8的异常处理 二 64位lscript ld的修改 三 asm vectors S的修改 四 SynchronousInterruptHandler函数解析 五

  • FPGA（3）验证数字逻辑（与门、与非门、二选一数据选择器、2-4译码器、半加器、全加器）

    目录 一 验证与门 二 验证与非门 三 验证二选一数据选择器 四 验证2 4译码器 五 验证半加器 六 验证全加器 0 初始化定义 1 第一个半加器 2 第二个半加器 3 得到最终进位Co 代码 0决定与 1决定或 一 验证与门 只要有一个

  • Xilinx AXI-memory接口 转 AXI-stream 接口（含源码）

    AXI memory接口 转 AXI stream 接口 AXI memory接口介绍 具体详情可以查看源码 AXI memory接口介绍 从图中我们可以看出memory接口有5个通道 分别是读地址通道 写地址通道 写响应通道 读数据通道

  • 【数字IC】从零开始的Verilog SPI设计

    从零开始的Verilog SPI协议设计 一 写在前面 1 1 协议标准 1 2 数字IC组件代码 1 3 设计要求 1 4 其他协议解读 1 4 1 UART协议 1 4 2 SPI协议 1 4 3 I2C协议 1 4 4 AXI协议 二

  • 异步FIFO设计之格雷码

    目录 二进制转格雷码 格雷码转二进制 相邻的格雷码只有1bit的差异 因此格雷码常常用于异步fifo设计中 保证afifo的读地址 或写地址 被写时钟 或读时钟 采样时最多只有1bit发生跳变 在不考虑路径延时的情况下 因为源数据 读写地址

  • 异步FIFO设计之格雷码

    目录 二进制转格雷码 格雷码转二进制 相邻的格雷码只有1bit的差异 因此格雷码常常用于异步fifo设计中 保证afifo的读地址 或写地址 被写时钟 或读时钟 采样时最多只有1bit发生跳变 在不考虑路径延时的情况下 因为源数据 读写地址

  • VHDL门控时钟如何避免

    我收到了避免使用门控时钟的建议 因为它可能会导致松弛和时序限制问题 但我想问一下我可以认为什么是门控时钟 例如 此代码对时钟进行门控 因为 StopCount 对它进行门控 process ModuleCLK begin if rising

  • 使用双寄存器方法解决亚稳态问题

    为了解决Verilog中不同时钟域引起的亚稳态 采用双寄存器方法 但据我所知 亚稳态的最终输出尚未确定 输出独立于输入 那么 我的问题是如何保证使用双寄存器方法输出的正确性 Thanks 您不能完全确定您避免了亚稳态 正如您所提到的 亚稳态

  • VHDL 中的 BRAM_INIT

    我正在模拟基于处理器的设计 其中程序存储器内容保存在 BRAM 中 我正在使用 VHDL 推断 BRAM 实现程序存储器 我试图避免使用 CoreGen 因为我想保持设计的可移植性 最终该设计将进入 FPGA 我想看看是否有一种方法可以使用

  • 赋值语句中的“others=>'0'”是什么意思？

    cmd register process rst n clk begin if rst n 0 then cmd r lt others gt 0 elsif clk event and clk 1 then cmd r lt end if

  • VHDL 中奇怪的 XNOR 行为

    导致问题的代码看起来像正常的 xnor 操作 如下所示 S 1 lt L 16 xnor L 26 该行会导致以下错误 ncvhdl p E EXPSMI HDL aes sbox enc depth16 vhd 169 14 expect

随机推荐

  • idea64.exe.vmoptions 配置说明，通用于jvm配置

    一 问题场景 在使用 idea 时 经常卡顿 性能不足 且内存消耗大 在已经购买使用性能较大 酷睿12代标压 及以上 内存配置较大 32G 及以上时 为了全面释放 cpu 性能 提高 idea 性能 故对 idea 的 jvm 进行配置优化

  • 【重磅推荐】哥大开源“FinRL”: 一个用于量化金融自动交易的深度强化学习库

    深度强化学习实验室 官网 http www neurondance com 论坛 http deeprl neurondance com 编辑 DeepRL 一 关于FinRL 目前 深度强化学习 DRL 技术在游戏等领域已经取得了巨大的成

  • 架构设计师

    岗位职责 1 作为团队技术负责人 负责业务产品 重点项目的架构设计和开发管理工作 2 负责开发架构搭建和核心代码编写 3 参与需求分析 配合项目经理管理项目和制定项目战略目标 4 新技术研究和选型 5 参与产品 项目的技术评审 6 为咨询解

  • BUUCTF [ACTF2020 新生赛] Exec

    BUUCTF ACTF2020 新生赛 Exec 启动靶机 打开环境 页面可以执行Ping命令 判断应为命令执行漏洞 尝试输入正常IP127 0 0 1查看其回显 127 0 0 1 其为正常回显 测试管道连接符 是否能用 127 0 0

  • springboot静态资源存放路径解析

    1 源码分析 public void addResourceHandlers ResourceHandlerRegistry registry 1 如果静态资源已经被自定义了 则禁用默认资源处理 if this resourceProper

  • 词语提取小工具开放啦

    推荐一个词语提取小工具给大家使用 免费的 华为云的云搜索服务 可以自定义自己的词库来做分词 停词 修改词库还可以热更新 不用重启即可生效 大家都知道词库中的词从哪里来 哪些才是有用的词 这是让人头疼的事情 每天苦读海量文章 也才能从中找出几

  • Android 7.0 网络变化监听

    一般监听网络变化是在 AndroidManifest 中注册 BroadcastReceiver 来实现 targetSdkVersion 升级到 24 后 发现静态注册广播的方式要被取消了 Declaring a broadcastrec

  • 【SQL】15 SQL 约束（Constraints）、NOT NULL 约束、UNIQUE 约束、PRIMARY KEY 约束、FOREIGN KEY 约束、CHECK 约束、DEFAULT约束

    SQL 约束 Constraints SQL 约束用于规定表中的数据规则 如果存在违反约束的数据行为 行为会被约束终止 约束可以在创建表时规定 通过 CREATE TABLE 语句 或者在表创建之后规定 通过 ALTER TABLE 语句

  • 文献阅读：Chain-of-Thought Prompting Elicits Reasoning in Large Language Models

    文献阅读 Chain of Thought Prompting Elicits Reasoning in Large Language Models 1 文章简介 2 具体方法 3 实验结果 1 数学推理 1 实验设计 2 实验结果 3 消

  • 如何配置Binlog

    binlog日志有两个最重要的使用场景 1 MySQL主从复制 MySQL Replication在Master端开启binlog Master把它的二进制日志传递给slaves来达到 master slave数据一致的目的 2 自然就是数

  • VUE项目打包成apk

    在我们的开发需求中 可能会遇到需要将vue项目中的H5代码打包成一个安卓的app 那么我为大家介绍一套保姆级的解决方案 看完你就会 VUE HBuilder 1 准备工作 需要下载一个HBuilder X编辑器 不过我相信大家身为前端开发工

  • 算法设计技巧与分析（期末复习）

    查找 二分查找 include

  • 关于图像傅里叶变换得到的频谱图的通俗理解

    傅里叶变换过程 经过傅里叶变化且频谱居中化处理的频谱图 1 如果将图像某一行上的灰度变化看作是一个离散信号 那么整张图像可以看作是一个分布在二维平面上的信号 因此图像可看作是空间域信号 傅里叶变换则是将图像灰度分布 空间域信号 变换到了频域

  • vue v-for动态渲染本地图片

    记录 多张本地图片使用v for渲染时引入路径需添加 require

  • 移动端的h5可配置表头的复杂表格

    最近做移动端的h5项目 要做一个可配置表头的复杂表格 网上找了很久也没什么好方法 结合网上的一些例子 在此做一了一个完整的vue版的例子 效果图 1 引入 iscroll npm i iscroll save 2 对插件再做一层封装 封装成

  • PPTP模式跟L2TP模式有什么不同

    使用VPN的时候经常会看到商家说支持PPTP模式和L2TP模式 但是许多朋友都不知道有什么区别 该用哪一个 下面给你们讲讲 1 PPTP协议是点对点隧道协议 其将控制包与数据包分开 控制包采用TCP控制 用于严格的状态查询及信令信息 数据包

  • cryptography

    出现这个错误是因为缺少cryptography包 可以使用 pip install cryptography 安装cryptography包 如果安装cryptography失败 先检查一下自己的pip包是否为最新版本 在settings

  • CSS 实现input自定义样式--文本框

    边框 设置边框颜色

  • 2023最新版本Activiti7系列-事件篇

    事件篇 事件 event 通常用于为流程生命周期中发生的事情建模 事件总是图形化为圆圈 在BPMN 2 0中 有两种主要的事件分类 捕获 catching 与抛出 throwing 事件 捕获 当流程执行到达这个事件时 会等待直到触发器动作

  • 【一 DE1-SOC】quartus II下载程序步骤

    最近的开发都是使用vivado 想把某个工程迁移到DE1 SOC中 由于许久不使用qaurtus了 生疏了 下载程序老是失败 记录以一下载的步骤 开发板 DE1 SOC 芯片型号 5CSEMA5F31C6N 1 首先编写程序并编译成功 编译

热门标签