vscode配置verilog环境：语法检测，自动补全，生成testbench
- 语法高亮（关键词，数字等）
- 支持Verilog和System Verilog 支持自动补全（包括关键词和定义的变量等）
- 语法纠错（Vivado逻辑仿真—xvlog）
- 目录搜索（搜索整个工作目录下的变量） 支持自动生成测试文件
- 关于如何设置VSCode为Vivado的编辑器，可以参考这位博主的文章，讲的非常详细：
https://blog.csdn.net/qq_39498701/article/details/84668833
本文内容由网友自发贡献，版权归原作者所有，本站不承担相应法律责任。如您发现有涉嫌抄袭侵权的内容，请联系:hwhale#tublm.com(使用前将#替换为@)
