OC与OD门电路

学过数电模电的同学，应该都听过OC门电路与OD门电路。即使你没听过，那么当年在毕业参加工作面试时，或许会被面试官问到或者考题中考到。因为很多芯片的IO口，其内部就属于OC或者OD门。想起去年，小编在找工作面试时，被面试官提问过此问题，当时那叫一个“惨”啊！

作为一名硬件工程师，虽然在电路设计中，很少遇到这类电路，但是其电路形式以及工作原理还是必须要了解些的。

所以小编还是有必要讲一下OC门与OD门。

OC门

OC门即集电极开路。也就是三极管的集电极什么都不接。当左端输入低电平时，右端的三极管输出为低电平。然而当左端输入高电平时，由于右端的三极管集电极处于开路状态，所以是无法输出高电平。因此想要右侧输出高电平即需要通过上拉电阻以及外供电源来满足高电平的输出。

此时：

1. 输入为高电平时，Q1导通，此时A点处于低电平状态，无法满足Q2导通，即此刻Q2断开，输出为高电平。
2. 输入为低电平时，Q1断开，此时A点处于高电平状态，Q2可导通，此时输出电压为低电平。
   OC门采用了上拉电阻以输出高电平。电阻的选择，应从驱动电流以及降低功耗的原则来进行选择。

图为仿真出来的波形

我们会发现其存在向下的脉冲，此时可以加上一个合适的电容来解决这类问题。

仿真波形图

OD门

和集电极开路理解思路一样。

OD门即漏极开路。也就是最右端的MOS管的漏极什么都不接。当左端输入低电平时，右端的MOS管输出为低电平。然而当左端输入高电平时，由于右端的MOS管漏极处于开路状态，所以是无法输出高电平。因此想要右侧输出高电平即需要通过上拉电阻以及外供电源来满足高电平的输出。

此图为仿真的波形图，其中会出现一小部分脉冲，电压大概有0.5V的上升。

为了避免此问题，可以尝试在输出端加一颗适宜的电容，以去除这种干扰。电容的添加也会适当的让电平转换的上升速度降低。同时上拉电阻的选择也是决定上升速度的一个因素。根据RC延时电路可知，电阻，电容越大，上升速度越低，然而电阻大有降低功耗的优势。所以上拉电阻数值的选择，还是要对功耗与上升速度进行平衡。

加电容效果：