属于集成电路（IC）专业，我是在浙江大学学的，你先要确定是学数字的还是模拟的，再确定是搞前端（编程序VHDL...)还是后端（版图Layout 等）。就业的话上海比较多吧，都在东部发达城市了，也没那么辛苦了，你一刚毕业的谁会叫你设计芯片，最多反向设计“抄抄”而已，关键是基础要扎实。有工作经验了自然就可以跳到inter amd nv之类的大公司，应届生看机遇了，很难。。。
数字电路芯片和模拟电路芯片有什么区别？另外两种芯片设计的前端和后端在分工上有什么区别，对员工的要求又有哪些不同呢？
知乎用户，学生，ASIC方向，喜欢各种球类运动
我还是个学生，只能说表面的普及下，深入了解还是邀请@谢丹、@刘竹溪和@Hugh Wang来回答吧。
现在芯片设计一般还是指cmos工艺，当然还有其他的。数字电路芯片就是只把coms管当作开关，也即0和1，当然会有些器件本身寄生因素（电容电感电阻）的影响，但总体上不算功能的必要因素。所以cmos管可以大量采用相同“宽长比”（一种参数），相对模拟而言，集成度高，软件工具自动布局布线即可满足要求。而且设计起来可以利用Verilog等语言编程，相对容易上手，可移植性强，稳定性、可靠性高（只有0和1嘛），主流都是把能数字化的都数字化。
而模拟芯片复杂的多，管子的各种寄生因素都要考虑（当然在初步估算时可以不考虑过多的寄生影响），尤其随着频率的提高，这些影响慢慢变得占有不可忽视的地位，本来电路图只需要一个管子，现在不得不加上电容电阻加以分析（射频段更为复杂）。所以集成度不高，人工要求高，布局布线也都依赖版图师的经验。不过世界环境啥的都是模拟量，所以模拟工程师还是不可取代地～
至于前端后端，因为你问数字模拟区别，我不知道你对这行理解到底多少，希望我能说的简单明白。前端就当是设计，画电路图或者是写代码。后端就是把设计变成版图，就是实物真正出来的样子（芯片剖开里面好多层，知乎啥时能上图哇！！）我还没做过后端，不过以我的理解，数字模拟的后端大同小异，如上所述，模拟布局布线更依赖人。
员工要求，模拟不单单需要很好的模拟集成电路功底（其实就是基本功，个人理解，它也就是个工具），还得对设计目标原理认识深刻（不然做不出东西哇），还得熟悉cadence这套工具，我学这么久总是觉得怎么还有这么多没接触过的东西要学...挺考验知识面的。数字嘛，verilog啥的硬件语言必要的，那个虽然是编程，如果对底层认识不深刻也就是垃圾代码，和c语言啥的完全不是一个概念。还有时序约束...Synopsys也是要命的软件工具，对了，这两种软件基本都运行在Linux系统下，所以...
吐槽一句，我都怀疑我能不能毕业...
作为一个做工艺的人，只能说：模拟电路很讨厌。
@尹昊 说得没错，做数字电路（我们一般叫它logic，用LG做代码）的时候，设计方基本上只用考虑“逻辑”的问题，工艺用咱们的标准模板就成。体现在制造的过程中就是大部分逻辑类产品除了光罩（也就是说电路图的分布）不一样，啥都一样。
正是因为可移植性好，LG类产品攀起科技树来非常快，CPU就是典型的例子。工厂一旦可以提供更高级（也就是更小）的工艺，设计方可以直接在新的工艺水平上开干。
模拟电路就是另一回事了。因为信号是模拟的，所以电路里的任何因素都必须被考虑在内，不然电路就实现不了既定的功能。在这种情况下，每种模拟电路产品的工艺都是特别定制的。而且一旦往新的工艺水平上转，一些寄生电容电阻的特性可能又变掉了，整个设计又得重新来过。
幸好模拟类的产品往往对“更新更快更强”的追求没有那么强烈，所以有些产品的工艺流程可以十几年二十年不变。
谢丹，集成电路20年。stay hungry, stay foolis…
补充：
数字电路和模拟电路相差很大，某种意义上，可以说数字电路更类似软件，只关心0和1；
而模拟电路才类似传统意义上的电子电路，关心信号的强弱。
1，数字的前端很类似计算机软件，所以也分为写代码和做验证两个部分。设计的内容也是在读
协议、实现协议和验证协议的内容上。
数字的后端主要是对EDA设计工具的掌握。基本上就是个读工具、用工具和保证正确用工具的过程。
2，模拟电路的前端就是电路设计，主要是对各种模拟电路的应用上。考虑到工艺上的差异，这个在成本和性能的取舍很微妙。所以模拟的前端要很多经验积累。
模拟的后端，主要在版图上。对元器件的各种效应能了解，后端就能较好掌握。
员工要求，个人觉得不是差异很大。如果喜欢大而壮观的，可以选择数字；如果喜欢小而精细的，可以选择模拟。数字电路美国占优，日本很少；模拟电路日本也有一席之地，或许是这种体现。（这段只能参考了。）
我第一次玩知乎。
我现在做模拟电路不到两年。以我现在理解：模拟前端是点路了设计，就是用mos管，三极管，电容，电阻等来搭电路；模拟后端是版图layout，这个比较容易些，但是也很重要，好的版图工程师对电路的性能有很大的提高，面积，成本等都有帮助。对员工的要求，我觉得逻辑要清楚。模拟设计我个人觉得难度还是挺大的。
这两种芯片的区别，前端后端的分工不同，前面这几位已经说的很明白了，我就说说我对员工要求这个问题的理解吧。
我自己是学模拟的，马上就硕士毕业了，学位是在美国一个很一般很一般的学校读的。虽然学校一般，但学校里做模拟电路的老师挺多，也有一些牛人，所以接触过几次，也交流过一些看法。我们学校模拟电路最牛的老师应该是Dr. Yun Chiu了，他是UC berkeley的Ph.D，UCLA的MS，中科大的BS，在Berkeley的时候师从模拟电路的泰山北斗级人物Paul Gray大神（想必做模拟的没有不知道的吧）。他跟我说过，一个好的数字设计者一般需要2年到3年的training就足够了（硕士学位），但模拟至少都需要5到6年（博士学位），当时话语中透着那么点儿对数字的鄙视（不代表本人观点）。
这点从美国这边找工作的情况也可以看出来，模拟方向大多都招Ph.D，而数字方向找到工作的硕士不在少数。从找工作的难度就可见一斑。
说的不好听一点，数字方向除了前端写Verilog或VHDL代码很有技术含量之外（代码的好赖决定了Layout的面积，芯片的功耗等等），后端全部都是软件在做，不是那么的有技术含量，工作的门槛自然也就低了。我身边就有同学是在国内做数字后端的，做了2年觉得没意思就出来学模拟了。
模拟电路就不同，设计方面需要人有非常扎实的电路分析功底，后端Layout也不像数字那样可以用现成的standard cell用软件完成，而是完全依靠工程师的经验画Layout。
总体来说，员工要求这方面我个人觉得模拟电路对员工的要求相比数字电路要更高一些。大家有不同意见的话，欢迎讨论=。=
你去水木发表这观点会被拍死的。就好比几年前软件圈流行说什么搞kernel/driver的比搞php/java门槛高前途好一样。结果后者去互联网赚钱去了，前者在苦逼半导体讨饭吃
本文内容由网友自发贡献，版权归原作者所有，本站不承担相应法律责任。如您发现有涉嫌抄袭侵权的内容，请联系:hwhale#tublm.com(使用前将#替换为@)
Zhaoting Du，非著名神经病
