CSI（Camera Serial Interface）定义了摄像头外设与主机控制器之间的接口，旨在确定摄像头与主机控制器在移动应用中的标准。
| 缩写 | 解释 |
|---|---|
| CCI | Camera Control Interface（物理层组件，通常使用I2C或I3C进行通信） |
| CIL | Control and Interface Logic |
| DT | Data Type（数据格式，YUV422、RGB888等） |
| SoT | Start of Transmission（传输启动信号） |
| EoT | End of Transmission（传输停止信号） |
| FS | Frame Start（一帧画面开始标志） |
| FE | Frame End（一帧画面结束标志） |
| LS | Line Start（一行像素开始标志） |
| LE | Line End（一行像素结束标志） |
| PH | Packet Header（包头） |
| PF | Packet Footer（包尾） |
| HS | High SPeed（DPHY的传输模式之一） |
| LP | Low Power（DPHY的传输模式之一） |
| LP-RX | Low-Power Receiver（DPHY LP接收器） |
| LP-TX | Low-Power Transmitter（DPHY LP发送器） |
| HS-RX | High-Speed Receiver（DPHY HS接收器） |
| HS-TX | High-Speed Transmitter（DPHY HS发送器） |
| Lane | 单向、点对点的信号传输通道，对于DPHY由2线差分接口构成 |
| Virtual Channel | 用于标识多路独立数据流，DPHY最高支持16个虚拟通道 |
| UI | 单位间隔，等于Clock Lane上任意HS状态（HS0或HS1）的持续时间 |
CSI-2定义了摄像头应用中发送方（camera）与接收方（soc）之间的数据与控制传输标准，其物理层支持DPHY与CPHY两种，这里以DPHY为例。
与网络标准的多层协议相似，CSI-2标准也对camera数据处理的过程进行了分层，简单来说分为应用层、协议层与物理层。协议层又进行了细分：像素字节转换层、低级协议层、Lane管理层。
协议层（Protocol Layer）
CSI-2协议可以使用SOC上的一个物理接口实现多条数据流的传输。协议层规定了如何对多条数据流进行标记和交织，从而使每条数据流能够正确地重建。
DPHY在物理上采用2线差分接口，由1对的差分clock lane与1对或多对的差分data lane组成。
上图表明使用DPHY作为物理层时，Camera与SOC之间的硬件关系。SOC的CCI组件通过I2C完成对Camera的配置，使其输出mipi信号，其中一对Clock+/-则由Clock Lane标示，一对DataNBA+/-则由Data Lane标示。
DPHY工作于两种工作模式：
上图为单个Lane模块的内部组成，包含了CIL（Lane控制器与借口逻辑器），LP驱动器，HS驱动器，LP冲突检测。CIL负责控制各个驱动器的工作状态，使得Dp、Dn的工作状态可以在HS与LP之间进行切换。
处于HS模式下，差分信号电平摆幅约为200mV；处于LP模式下，单端信号电平摆幅约为1.2V。
在LP模式下，根据各个Line的电平可以确定当前Lane的State。
Data Lane差分线电平的高低表明了当前处于何种状态，发送方通过驱动差分线一系列的状态变化，进入不同的工作模式。
协议中规定了进入不同模式时的state变化状态：
HS模式：
通常进入HS模式也就伴随着高速数据的传输，因此SoT（启动传输）信号也就产生（由于手头没有差分探针，示波器抓到的波形只能看出大致形状）。
上图为完整的SoT时序，可以看出SoT由“进入HS模式（A）”和“同步序列（B）”组成。
SoT流程如下：
| 发送方 | 接收方 |
|---|---|
| 处于stop状态 | 监测stop状态 |
| 进入HS-Rqst状态（LP01）并保持TLPX时间 | 监测到LP11至LP01的状态变化 |
| 进入Bridge状态（LP00）并保持THS-PREPARE时间 | 监测到LP01至LP00的状态变化 |
| 打开HS驱动器，同时关闭LP驱动器 | _ |
| 进入HS0状态并保持THS-ZERO时间 | 使能HS的接收，并等待THS_SETTLE时间，进入稳定期 |
| _ | 寻找Sync_Sequence |
| 发出Sync_Sequenc'00011101' | _ |
| _ | 接收到Sync_Sequence |
| 发送负载数据 | |
| _ | 接收负载数据 |
EoT流程如下：
| 发送方 | 接收方 |
|---|---|
| 完成负载数据发送 | 接收负载数据 |
| 发送完最后一个bit后立刻翻转差分线状态，并保持THS-TRAIL时间 | _ |
| 关闭HS-TX，使能LPTX，并进入LP11状态 | _ |
| 功能 | 命令类型 | 命令 |
|---|---|---|
| Low-Power Data Transmission | mode | 11100001 |
| Ultra-Low Power State | mode | 00011110 |
| Undefined-1 | mode | 10011111 |
| Undefined-2 | mode | 11011110 |
| Reset-Trigger | Trigger | 01100010 |
| Unknown-3 | Trigger | 01011101 |
| Unknown-4 | Trigger | 00100001 |
| Unknown-5 | Trigger | 10100000 |
Low-Power Data Transmission
LPDT功能下，数据能够在LP模式下进行低速传输，此时Clock的时钟需要小于20MHz。
上图描述了LPDT下传输2Byte数据的时序。Reset-Trigger
Reset-Trigger是发送方与接收方相互对应的通信形式，如果输入命令模式与Reset-Trigger命令相匹配，则在接收端通过逻辑PPI向协议标记一个
Ultra-Low-Power
发送方发送ULPS码后，接收方则可以根据这个信号进行自己的LowPower处理。在
ULPS期间，Line始终处于LP00状态。若出现持续T<sub>WAKEUP</sub>的Mark-1状态后紧接着Stop状态则退出ULPS。
与Data Lane一样，Clock Lane也有两种模式，高速传输模式与低功耗模式。
很明显，Clock Lane进入与退出高速模式与Data Lane基本一致。
下面两个表格描述了进入LowPower模式与HS模式的过程(结合上面的时序图与Lane模块的内部组成图一起看)
进入LP模式：
| 发送方 | 接收方 |
|---|---|
| 驱动HS Clock信号（HS-0与HS-1交替切换的这种状态） | 接收HS Clock信号 |
| 最后一个Data Lane进入LP模式 | _ |
| 继续驱动HS Clock信号保持TCLK-POST时间并以HS-0结束 | _ |
| 保持HS-0状态约TCLK-TRAIL时长 | 在TCLK-MISS检测时钟是否消失，并关闭HS-RX单元 |
| 关闭HS-TX单元，使能LP-TX单元，转变为停止状态LP-11并保持THS-EXIT | _ |
| _ | 检测到LP-11状态，关闭HS终端，进入停止模式 |
进入HS模式
| 发送方 | 接收方 |
|---|---|
| 驱动至Stop状态（LP-11） | 侦测Stop状态 |
| 驱动至HS-Req（LP-01）并保持TLPX | 侦测导线上是否出现LP-11到LP-01的变化 |
| 驱动至LP-00并保持TCLK-PREPARE | 侦测LP-01到LP-00的变化并在TCLK-TERM-EN后使能HS终端 |
| 使能高速驱动器同时关闭LP驱动器，保持HS-0状态TCLK-ZERO | 使能HS-RX并等待TCLK-SETTLE |
| _ | 接收HS信号 |
| 在Data Lane启动之前，驱动HS Clock保持TCLK-PRE | 接收HS Clock信号 |
接收方的DPHY能否成功捕捉到有效的数据取决于发送与接收两方之间的时序，下表列出了收发双方的所有时序参数，其中接收方的时序应该能够兼容发送方的时序参数。
当某些应用场景需要的带宽超过了单Lane所能提供的带宽或者为了降低Clock频率的情况下，则可以通过拓展Data Lane来满足要求。
下图展示了数据流在单lane与多lane的情况下，发送方内部的Lane Distribution Function（LDF）对来自LLP层的字节数据流的分发过程。
对于接收方，对应的拥有一个Lane Merging Function（LMF），用于将PHY层的多lane的数据合并为LLP层所需的字节流。
在多Lane（定为N）传输的情况下，对于一帧数据，其数据长度不是Lane数量（N）的整数倍的情况下，则倒数第二组数据发出后会剩下少于N的字节需要发送，此时LDF会将无数据分配的Lane置为“Invalid Data”直接进入EoT。
下图展示了分发后的数据在2个Lane上的传输情况（包含两种情况）
多Lane合并就是多Lane分发的相反过程，这里就不在赘述。
LLP是基于字节，以包为单元的协议，支持长短两种包格式。
LLP支持两种包结构，分别为长包与短包，包格式与长短取决于具体的物理层。无论何种类型的包，均由SoT信号开始，EoT信号结束。
以DPHY为例来分析具体的协议格式，DPHY长包主要由包头、包负载、包尾三部分组成，具体如下图：
短包协议格式如下图：
其中Data Type取值为0x10-0x37（见下图），虚拟通道由4bit构成，高2bit来自VCX，低2bit来自Data ID的bit6、7。
上图可以发现，短包有两类Data Type
虚拟通道的作用是在交织传输的不同数据流中，区分出各个数据流所属的逻辑上的通道，以max9286为例，来自4路同轴线的相机数据可以设置为不同的虚拟通道，这样，在SOC侧CSI模块处理时，可以根据不同的虚拟通道ID将每个摄像头的数据转发至各自的内存区域，这样就能从4个地址获得单独的4个图像。若不使用虚拟通道，则4路数据就无法区分了（当然max9286内部能够将4个图像拼接为一个大图输出）。
虚拟通道由包头中的VC与VCX构成，对于DPHY来说，由4bit组成，最高16路虚拟通道，高2bit来自VCX，低2bit来自VC。
数据类型表明了负载数据的格式和内容，上文提到，根据长短包的不同，数据类型共有8种不同的分类。短包数据类型的详细信息在上文已经介绍了，这里说明下长包的5种数据类型，详见下表：
图像数据在LLP传输时需要以字节流的形式进行，应用层来的像素数据需要根据具体的像素格式进行转换，以YUV422 8bit为例：
YUV422 8bit是以UYVY的顺序进行传输的，见下图：
YUV422 8bit的最小包传输单元如下表，其他长度的包长度必须为最小单元的整数倍：
为什么最小包单元是2pixels、4bytes、32bit而不是1pixels、2bytes、16bit呢？这是因为YUV422 8bit中两个Y分量共用一个UV分量，因此一Packet至少需要携带2个pixels的信息。
像素至字节的转换过程如下，从CSI-2标准文档提供的示意图可以看出，相对与原数据其实也没做啥转换，就统一了数据在LLP传输时高底位的发送顺序。
