最近开始学习通信方面的知识，以问题的形式学习，也以问题的方式展示在这里。由于现在也没有具体的目标，学习深度随缘，任何一个知识点要深究都是一门学科。
欢迎批评指正交流！
目录
什么是逻辑电平？
CMOS是什么意思？
TTL是什么意思？
逻辑电平的5个基本电压概念是什么，之间的关系如何？
噪声容限是什么？
为什么要做电平匹配？
信号高速传输需要考虑传输线理论，判断标准是什么？
LVTTL和LVCMOS的电平匹配方式有哪些？
什么是OC，OD，三态门？
什么是开路门？
为什么要接上拉下拉电阻？
ECL电路是什么意思？
那LVECL呢？
PECL和LVPECL？
什么是逻辑电平？
信号的逻辑电平从单端信号到差分信号，从低速到高速发展。
最基本的单端信号逻辑电平是CMOS，TTL，降低电压摆幅前缀加上低压LV，随着信号传递速率的提高出现了ECL，PECL，LVPECL，LCDS，CML等差分信号逻辑电平。高速接口有：LVTTL，LVCOMS，GTL，PECL，LVDS，CML。
CMOS和TTL的电平有5，3.3，2.5,1.8V系列。3.3.V就是低压的LVCMOS和LVTTL。
CMOS是什么意思？
互补金属氧化物半导体，是制造芯片的一种技术、工艺，用CMOS制成的电路的电平就叫CMOS电平。
TTL是什么意思？
晶体管逻辑结构，晶体管和晶体管之间传递数字信号的就是TTL电平。
逻辑电平的5个基本电压概念是什么，之间的关系如何？
输出为高电平的最大电压>输入为高电平的最大电压>阈值电压>输入为低电平的最低电压>输出为低电平的最低电压
噪声容限是什么？
上述允许的电平范围-实际的电平范围=噪声容限。值越大信号抗干扰越好。
如何判断是否为高速传输
为什么要做电平匹配？
上述各种逻辑电平的标准各不相同，在不同逻辑电平的线路连接时要进行电平匹配。转换电路有很多：二极管，三极管，mos管，或者用电平转换芯片。
信号高速传输需要考虑传输线理论，判断标准是什么？
电路中有传输线效应理论，布线传输延时大于1/6-1/4的信号上升时间就要用传输线理论处理，考虑匹配阻抗，防止反射。
LVTTL和LVCMOS的电平匹配方式有哪些？
始端串联：驱动器串联电阻和传输线相连，使驱动器加电阻的输出阻抗=传输线特征阻抗。
终端并联：接收端并联电阻，抑制反射。
二极管端接：接收端并联肖特基二极管到电源或地。
RC匹配：接收端并联RC
什么是OC，OD，三态门？
OC门：集电极开路门，是一种逻辑门，开集输出门电路，处理输入信号并输出到外部负载上。输出端可以接受较高电压。
OD门：漏极开路门，输出端只能被拉低不能被拉高，只能在高组态时不输出电信号。
三态门：可以输出高低电平和高组态输出，其中高阻态输出在电路中实现高阻抗状态，可以连接多个门电路或器件，不会影响其他部分的工作。
什么是开路门？
门电路输出极在集成单元内不接负载电阻直接引出
为什么要接上拉下拉电阻？
元器件的引脚到电源、GND之间连接的电阻就是上拉、下拉电阻。作用是将信号通过电阻钳位在高低电平的状态，并且限制电流的大小。
上拉电阻加大输出引脚的驱动能力。
未使用的引脚连接上拉电阻降低输入阻抗，防止静电和外界的电子干扰损坏元器件。
长线传输中匹配电阻，抑制反射波干扰。
预设默认电位。
提高芯片输入信号的噪声容限。
ECL电路是什么意思？
发射极耦合逻辑电路，非饱和型，内部晶体管工作在线性区，截止区，消除少数载流子的存储时间，提高了信号传输速度，是最快的逻辑电路形式。唯一能够提供亚毫微妙。速度快，逻辑功能强，驱动能力强，扇出能力高，噪声低。（扇出能力：与非门输出端连接同类门的最多个数）
代价是功耗大。
那LVECL呢？
将ECL中VEE电源从-5.2V调整到-3.3或-2.5V，降低功耗。
PECL和LVPECL？
将ECL中的-5V电源换成正电源。
参考资料
信号逻辑电平 - 知乎 (zhihu.com)
谈谈上拉、下拉电阻 - 知乎 (zhihu.com)
数字电路2. OC门、OD门、三态门 - 知乎 (zhihu.com)
逻辑电平--差分信号(PECL、LVDS、CML)电平匹配_cml信号_学海无涯_come on的博客-CSDN博客
