Java并发基础--CPU性能优化与内存屏障

为了提高程序运行的性能，现代CPU在很多方面对程序进行了优化：

1.CPU高速缓存。尽可能地避免处理器访问主内存的时间开销，处理器大多会利用高速缓存以提高性能。CPU缓存分为多几缓存，如图

• L1 Cache（一级缓存）是CPU第一层高速缓存，分为数据缓存和指令缓存。一般服务器CPU的L1缓存容量在32-4096KB。
• L2  由于L1级高速缓存容量的限制，为了再次提高CPU的运算速度，在CPU外部放置一高速存储器，即二级缓存。
• L3  同L2一样L3缓存可以进一步降低内存延迟，同时提升大数据量计算时处理器的性能。具有较大L3缓存的处理器提供更有效的文件系统缓存行为及较短消息和处理器队列长度。L3缓存可能是多核共享的。

CPU在读数据时，先在L1中寻找，再从L2寻找，再从L3寻找，然后是内存，再后面是外存储器。

缓存一致性协议：在多CPU读取同样的数据到缓存，进行不同的运算之后，最终写入主内存以哪个CPU为准呢？在这种高速缓存回写的场景中，有一个缓存一致性协议，多数CPU厂商对它进行了实现。MESI协议，规定每条缓存有个状态位，同时定义了下面四个状态：

• 修改态（Modified），此cache已被修改过（脏行），内容已不同于主存
• 专有态（Exclusive），此cache内容同于主存，但不出现于其他cache中
• 共享态（Shared），此cache内容同于主存，但也出现在其他cache中
• 无效态（Invaild），此cache内容无效，需要重新加载。

多处理器时，单个CPU对缓存中数据进行了改动，需要通知给其他CPU。也就意味着，CPU处理不仅要控制自己的读写操作，还要监听气体CPU发出的通知，从而保证最终一致。

因此会产生一个问题，缓存中的数据与主内存中的数据并不是实时同步的，各CPU间缓存的数据也不是实时同步，在同一个时间点，各CPU所看到同一内存地址的数据的值可能不一致。

2.运行时指令重排

指令重排场景：当CPU写入数据时发现该区块正被其他CPU占用，为了提高CPU处理性能，可能将后面的命令优先执行。但并不能随便重排，需要遵守as-if-serial语义。

as-if-serial指的是：不管怎么重排序，单线程程序的执行结果不能被改变。编译器，runtime和处理器都必须遵守as-if-serial语义。也就是说，编译器和处理器不会对存在数据依赖关系的操作做重排序。

虽然遵守了as-if-serial语义，但仅在单CPU自己执行的情况下能保证结果正确。多核多线程中，指令逻辑无法分辨因果关联，可能出现乱序执行，导致程序运行结果错误。

3.内存屏障

处理器提供了两个内存屏障指令（Memory Barrier）用于解决上述两个问题。

• 写内存屏障（Store Memory Barrier）：在指令后插入写内存屏障，能让写入缓存中的最新数据强制更新写入主内存，让其他线程可见。强制写入主内存，这种显示调用，CPU就不会因为性能考虑而去对指令重排序。
• 读内存屏障（Load Memory Barrier）：在指令前插入读内存屏障，可以让缓存中的数据失效，强制重新从主内存加载数据。强制读取主内存数据，让CPU缓存与主内存保持一致，避免缓存导致的一致性问题。