我需要在 Spartan-3E FPGA 上为我的遗传算法生成伪随机数,并且我想在 verilog 中实现它:您能给我任何关于此的指示吗?
当然,Adam 的随机生成器是不可合成的!您必须显式创建一个LFSR.
以下示例可能会有所帮助。它是一个 8 位最大 LFSR
module lfsr(input clk, reset, en, output reg [7:0] q);
always @(posedge clk or posedge reset) begin
if (reset)
q <= 8'd1; // can be anything except zero
else if (en)
q <= {q[6:0], q[7] ^ q[5] ^ q[4] ^ q[3]}; // polynomial for maximal LFSR
end
endmodule;
本文内容由网友自发贡献,版权归原作者所有,本站不承担相应法律责任。如您发现有涉嫌抄袭侵权的内容,请联系:hwhale#tublm.com(使用前将#替换为@)