无法在 C# 应用程序中为我的线程使用多个处理器组

2024-02-21

根据MSDN 文档 https://msdn.microsoft.com/en-us/library/jj665638(v=vs.110).aspx and 斯蒂芬·图布回答 https://social.msdn.microsoft.com/Forums/vstudio/en-US/68c9984f-b7d1-46e1-a50c-8c87c4622b80/how-many-processor-cores-does-the-task-scheduler-support，我的 C# 应用程序应该使用每个处理器组的每个逻辑处理器，因为它是根据需要配置的（请参阅下面的 App.config）。

我在具有 NUMA 架构的 Windows Server 2012 上运行我的应用程序：2 x [cpu Xeon E5-2697 v3，每个内核有 14 个激活的超线程] => 2 x 14 x 2 = 56 个逻辑处理器。

我的应用程序从“Thread Class”或“Parallel.For”启动 80 个线程，在这两种情况下，它只需要 28 个逻辑处理器，全部来自同一处理器组。

为什么任务调度程序只将我的线程分配到一个处理器组上？

我的代码可在GitHub https://github.com/EricOuellet2/SharpTestProcessorThreading或者可以在我的网站下载可执行文件首页网站 http://www.ericouellet.com/dl/SystemProcessorInfo.exe

我已经问过这个问题了社交.msdn.microsoft.com https://social.msdn.microsoft.com/Forums/vstudio/en-US/a871373d-e90d-4e26-bac1-0c45fd2f9d8e/unable-to-use-more-than-one-processor-group-for-my-threads-in-a-c-app?forum=parallelextensions没有任何答案。

2015-01-26 更新：我报告了一个错误连接.microsoft.com https://connect.microsoft.com/VisualStudio/feedback/details/1102535
2015-01-30 更新：我添加了 CoreInfo 转储作为附加参考。
2015-01-30 更新：该问题也出现在prime95 http://www.mersenne.org/download/在哪里仅提供选择 28 个线程（与 C# 无关）
2015-01-30 更新：我的工具现在显示更多信息，例如处理器每个节点的掩码。听起来我无权访问其他节点（我没有运行的节点）
更新 2015-02-02，我们没有在此特定上安装 Citrix 服务器（抱歉，我错了）
更新2015-02-02，我们联系了HP...
更新2015-02-03，添加更多信息到我的程序中显示每个线程的处理器组和更多的小工具。
更新2015-02-17，与HP开发团队交谈后，我更新了我的答案反映我学到的东西。（只想提一下，我得到了惠普的出色支持）
2015-05-13更新，惠普在“客户咨询”中确认了该问题笔记。请参阅此链接文档 ID：

我将 .Net 4.5（或 4.5.1）App.Config 设置为：

<?xml version="1.0" encoding="utf-8"?>
<configuration>
    <runtime>
        <Thread_UseAllCpuGroups enabled="true"></Thread_UseAllCpuGroups>
        <GCCpuGroup enabled="true"></GCCpuGroup>
        <gcServer enabled="true"></gcServer>
    </runtime>
    <startup> 
        <supportedRuntime version="v4.0" sku=".NETFramework,Version=v4.5.1"/>
    </startup>
</configuration>

这是转储的CoreInfo https://technet.microsoft.com/en-us/sysinternals/cc835722.aspx来自微软：

Intel(R) Xeon(R) CPU E5-2697 v3 @ 2.60GHz
Intel64 Family 6 Model 63 Stepping 2, GenuineIntel
Microcode signature: 00000023
HTT         *   Hyperthreading enabled
HYPERVISOR  -   Hypervisor is present
VMX         *   Supports Intel hardware-assisted virtualization
SVM         -   Supports AMD hardware-assisted virtualization
X64         *   Supports 64-bit mode

SMX         *   Supports Intel trusted execution
SKINIT      -   Supports AMD SKINIT

NX          *   Supports no-execute page protection
SMEP        *   Supports Supervisor Mode Execution Prevention
SMAP        -   Supports Supervisor Mode Access Prevention
PAGE1GB     *   Supports 1 GB large pages
PAE         *   Supports > 32-bit physical addresses
PAT         *   Supports Page Attribute Table
PSE         *   Supports 4 MB pages
PSE36       *   Supports > 32-bit address 4 MB pages
PGE         *   Supports global bit in page tables
SS          *   Supports bus snooping for cache operations
VME         *   Supports Virtual-8086 mode
RDWRFSGSBASE    *   Supports direct GS/FS base access

FPU         *   Implements i387 floating point instructions
MMX         *   Supports MMX instruction set
MMXEXT      -   Implements AMD MMX extensions
3DNOW       -   Supports 3DNow! instructions
3DNOWEXT    -   Supports 3DNow! extension instructions
SSE         *   Supports Streaming SIMD Extensions
SSE2        *   Supports Streaming SIMD Extensions 2
SSE3        *   Supports Streaming SIMD Extensions 3
SSSE3       *   Supports Supplemental SIMD Extensions 3
SSE4a       -   Supports Streaming SIMDR Extensions 4a
SSE4.1      *   Supports Streaming SIMD Extensions 4.1
SSE4.2      *   Supports Streaming SIMD Extensions 4.2

AES         *   Supports AES extensions
AVX         *   Supports AVX intruction extensions
FMA         *   Supports FMA extensions using YMM state
MSR         *   Implements RDMSR/WRMSR instructions
MTRR        *   Supports Memory Type Range Registers
XSAVE       *   Supports XSAVE/XRSTOR instructions
OSXSAVE     *   Supports XSETBV/XGETBV instructions
RDRAND      *   Supports RDRAND instruction
RDSEED      -   Supports RDSEED instruction

CMOV        *   Supports CMOVcc instruction
CLFSH       *   Supports CLFLUSH instruction
CX8         *   Supports compare and exchange 8-byte instructions
CX16        *   Supports CMPXCHG16B instruction
BMI1        *   Supports bit manipulation extensions 1
BMI2        *   Supports bit manipulation extensions 2
ADX         -   Supports ADCX/ADOX instructions
DCA         *   Supports prefetch from memory-mapped device
F16C        *   Supports half-precision instruction
FXSR        *   Supports FXSAVE/FXSTOR instructions
FFXSR       -   Supports optimized FXSAVE/FSRSTOR instruction
MONITOR     *   Supports MONITOR and MWAIT instructions
MOVBE       *   Supports MOVBE instruction
ERMSB       *   Supports Enhanced REP MOVSB/STOSB
PCLMULDQ    *   Supports PCLMULDQ instruction
POPCNT      *   Supports POPCNT instruction
LZCNT       *   Supports LZCNT instruction
SEP         *   Supports fast system call instructions
LAHF-SAHF   *   Supports LAHF/SAHF instructions in 64-bit mode
HLE         -   Supports Hardware Lock Elision instructions
RTM         -   Supports Restricted Transactional Memory instructions

DE          *   Supports I/O breakpoints including CR4.DE
DTES64      *   Can write history of 64-bit branch addresses
DS          *   Implements memory-resident debug buffer
DS-CPL      *   Supports Debug Store feature with CPL
PCID        *   Supports PCIDs and settable CR4.PCIDE
INVPCID     *   Supports INVPCID instruction
PDCM        *   Supports Performance Capabilities MSR
RDTSCP      *   Supports RDTSCP instruction
TSC         *   Supports RDTSC instruction
TSC-DEADLINE    *   Local APIC supports one-shot deadline timer
TSC-INVARIANT   *   TSC runs at constant rate
xTPR        *   Supports disabling task priority messages

EIST        *   Supports Enhanced Intel Speedstep
ACPI        *   Implements MSR for power management
TM          *   Implements thermal monitor circuitry
TM2         *   Implements Thermal Monitor 2 control
APIC        *   Implements software-accessible local APIC
x2APIC      *   Supports x2APIC

CNXT-ID     -   L1 data cache mode adaptive or BIOS

MCE         *   Supports Machine Check, INT18 and CR4.MCE
MCA         *   Implements Machine Check Architecture
PBE         *   Supports use of FERR#/PBE# pin

PSN         -   Implements 96-bit processor serial number

PREFETCHW   *   Supports PREFETCHW instruction

Maximum implemented CPUID leaves: 0000000F (Basic), 80000008 (Extended).

Logical to Physical Processor Map:
Physical Processor 0 (Hyperthreaded):
**------------------------------------------------------
Physical Processor 1 (Hyperthreaded):
--**----------------------------------------------------
Physical Processor 2 (Hyperthreaded):
----**--------------------------------------------------
Physical Processor 3 (Hyperthreaded):
------**------------------------------------------------
Physical Processor 4 (Hyperthreaded):
--------**----------------------------------------------
Physical Processor 5 (Hyperthreaded):
----------**--------------------------------------------
Physical Processor 6 (Hyperthreaded):
------------**------------------------------------------
Physical Processor 7 (Hyperthreaded):
--------------**----------------------------------------
Physical Processor 8 (Hyperthreaded):
----------------**--------------------------------------
Physical Processor 9 (Hyperthreaded):
------------------**------------------------------------
Physical Processor 10 (Hyperthreaded):
--------------------**----------------------------------
Physical Processor 11 (Hyperthreaded):
----------------------**--------------------------------
Physical Processor 12 (Hyperthreaded):
------------------------**------------------------------
Physical Processor 13 (Hyperthreaded):
--------------------------**----------------------------
Physical Processor 14 (Hyperthreaded):
----------------------------**--------------------------
Physical Processor 15 (Hyperthreaded):
------------------------------**------------------------
Physical Processor 16 (Hyperthreaded):
--------------------------------**----------------------
Physical Processor 17 (Hyperthreaded):
----------------------------------**--------------------
Physical Processor 18 (Hyperthreaded):
------------------------------------**------------------
Physical Processor 19 (Hyperthreaded):
--------------------------------------**----------------
Physical Processor 20 (Hyperthreaded):
----------------------------------------**--------------
Physical Processor 21 (Hyperthreaded):
------------------------------------------**------------
Physical Processor 22 (Hyperthreaded):
--------------------------------------------**----------
Physical Processor 23 (Hyperthreaded):
----------------------------------------------**--------
Physical Processor 24 (Hyperthreaded):
------------------------------------------------**------
Physical Processor 25 (Hyperthreaded):
--------------------------------------------------**----
Physical Processor 26 (Hyperthreaded):
----------------------------------------------------**--
Physical Processor 27 (Hyperthreaded):
------------------------------------------------------**

Logical Processor to Socket Map:
Socket 0:
****************************----------------------------
Socket 1:
----------------------------****************************

Logical Processor to NUMA Node Map:
NUMA Node 0:
****************************----------------------------
NUMA Node 1:
----------------------------****************************
Calculating Cross-NUMA Node Access Cost...

Approximate Cross-NUMA Node Access Cost (relative to fastest):
     00  01
00: 1.0 1.1
01: 1.1 1.1

Logical Processor to Cache Map:
Data Cache          0, Level 1,   32 KB, Assoc   8, LineSize  64
**------------------------------------------------------
Instruction Cache   0, Level 1,   32 KB, Assoc   8, LineSize  64
**------------------------------------------------------
Unified Cache       0, Level 2,  256 KB, Assoc   8, LineSize  64
**------------------------------------------------------
Unified Cache       1, Level 3,   35 MB, Assoc  20, LineSize  64
****************************----------------------------
Data Cache          1, Level 1,   32 KB, Assoc   8, LineSize  64
--**----------------------------------------------------
Instruction Cache   1, Level 1,   32 KB, Assoc   8, LineSize  64
--**----------------------------------------------------
Unified Cache       2, Level 2,  256 KB, Assoc   8, LineSize  64
--**----------------------------------------------------
Data Cache          2, Level 1,   32 KB, Assoc   8, LineSize  64
----**--------------------------------------------------
Instruction Cache   2, Level 1,   32 KB, Assoc   8, LineSize  64
----**--------------------------------------------------
Unified Cache       3, Level 2,  256 KB, Assoc   8, LineSize  64
----**--------------------------------------------------
Data Cache          3, Level 1,   32 KB, Assoc   8, LineSize  64
------**------------------------------------------------
Instruction Cache   3, Level 1,   32 KB, Assoc   8, LineSize  64
------**------------------------------------------------
Unified Cache       4, Level 2,  256 KB, Assoc   8, LineSize  64
------**------------------------------------------------
Data Cache          4, Level 1,   32 KB, Assoc   8, LineSize  64
--------**----------------------------------------------
Instruction Cache   4, Level 1,   32 KB, Assoc   8, LineSize  64
--------**----------------------------------------------
Unified Cache       5, Level 2,  256 KB, Assoc   8, LineSize  64
--------**----------------------------------------------
Data Cache          5, Level 1,   32 KB, Assoc   8, LineSize  64
----------**--------------------------------------------
Instruction Cache   5, Level 1,   32 KB, Assoc   8, LineSize  64
----------**--------------------------------------------
Unified Cache       6, Level 2,  256 KB, Assoc   8, LineSize  64
----------**--------------------------------------------
Data Cache          6, Level 1,   32 KB, Assoc   8, LineSize  64
------------**------------------------------------------
Instruction Cache   6, Level 1,   32 KB, Assoc   8, LineSize  64
------------**------------------------------------------
Unified Cache       7, Level 2,  256 KB, Assoc   8, LineSize  64
------------**------------------------------------------
Data Cache          7, Level 1,   32 KB, Assoc   8, LineSize  64
--------------**----------------------------------------
Instruction Cache   7, Level 1,   32 KB, Assoc   8, LineSize  64
--------------**----------------------------------------
Unified Cache       8, Level 2,  256 KB, Assoc   8, LineSize  64
--------------**----------------------------------------
Data Cache          8, Level 1,   32 KB, Assoc   8, LineSize  64
----------------**--------------------------------------
Instruction Cache   8, Level 1,   32 KB, Assoc   8, LineSize  64
----------------**--------------------------------------
Unified Cache       9, Level 2,  256 KB, Assoc   8, LineSize  64
----------------**--------------------------------------
Data Cache          9, Level 1,   32 KB, Assoc   8, LineSize  64
------------------**------------------------------------
Instruction Cache   9, Level 1,   32 KB, Assoc   8, LineSize  64
------------------**------------------------------------
Unified Cache      10, Level 2,  256 KB, Assoc   8, LineSize  64
------------------**------------------------------------
Data Cache         10, Level 1,   32 KB, Assoc   8, LineSize  64
--------------------**----------------------------------
Instruction Cache  10, Level 1,   32 KB, Assoc   8, LineSize  64
--------------------**----------------------------------
Unified Cache      11, Level 2,  256 KB, Assoc   8, LineSize  64
--------------------**----------------------------------
Data Cache         11, Level 1,   32 KB, Assoc   8, LineSize  64
----------------------**--------------------------------
Instruction Cache  11, Level 1,   32 KB, Assoc   8, LineSize  64
----------------------**--------------------------------
Unified Cache      12, Level 2,  256 KB, Assoc   8, LineSize  64
----------------------**--------------------------------
Data Cache         12, Level 1,   32 KB, Assoc   8, LineSize  64
------------------------**------------------------------
Instruction Cache  12, Level 1,   32 KB, Assoc   8, LineSize  64
------------------------**------------------------------
Unified Cache      13, Level 2,  256 KB, Assoc   8, LineSize  64
------------------------**------------------------------
Data Cache         13, Level 1,   32 KB, Assoc   8, LineSize  64
--------------------------**----------------------------
Instruction Cache  13, Level 1,   32 KB, Assoc   8, LineSize  64
--------------------------**----------------------------
Unified Cache      14, Level 2,  256 KB, Assoc   8, LineSize  64
--------------------------**----------------------------
Data Cache         14, Level 1,   32 KB, Assoc   8, LineSize  64
----------------------------**--------------------------
Instruction Cache  14, Level 1,   32 KB, Assoc   8, LineSize  64
----------------------------**--------------------------
Unified Cache      15, Level 2,  256 KB, Assoc   8, LineSize  64
----------------------------**--------------------------
Unified Cache      16, Level 3,   35 MB, Assoc  20, LineSize  64
----------------------------****************************
Data Cache         15, Level 1,   32 KB, Assoc   8, LineSize  64
------------------------------**------------------------
Instruction Cache  15, Level 1,   32 KB, Assoc   8, LineSize  64
------------------------------**------------------------
Unified Cache      17, Level 2,  256 KB, Assoc   8, LineSize  64
------------------------------**------------------------
Data Cache         16, Level 1,   32 KB, Assoc   8, LineSize  64
--------------------------------**----------------------
Instruction Cache  16, Level 1,   32 KB, Assoc   8, LineSize  64
--------------------------------**----------------------
Unified Cache      18, Level 2,  256 KB, Assoc   8, LineSize  64
--------------------------------**----------------------
Data Cache         17, Level 1,   32 KB, Assoc   8, LineSize  64
----------------------------------**--------------------
Instruction Cache  17, Level 1,   32 KB, Assoc   8, LineSize  64
----------------------------------**--------------------
Unified Cache      19, Level 2,  256 KB, Assoc   8, LineSize  64
----------------------------------**--------------------
Data Cache         18, Level 1,   32 KB, Assoc   8, LineSize  64
------------------------------------**------------------
Instruction Cache  18, Level 1,   32 KB, Assoc   8, LineSize  64
------------------------------------**------------------
Unified Cache      20, Level 2,  256 KB, Assoc   8, LineSize  64
------------------------------------**------------------
Data Cache         19, Level 1,   32 KB, Assoc   8, LineSize  64
--------------------------------------**----------------
Instruction Cache  19, Level 1,   32 KB, Assoc   8, LineSize  64
--------------------------------------**----------------
Unified Cache      21, Level 2,  256 KB, Assoc   8, LineSize  64
--------------------------------------**----------------
Data Cache         20, Level 1,   32 KB, Assoc   8, LineSize  64
----------------------------------------**--------------
Instruction Cache  20, Level 1,   32 KB, Assoc   8, LineSize  64
----------------------------------------**--------------
Unified Cache      22, Level 2,  256 KB, Assoc   8, LineSize  64
----------------------------------------**--------------
Data Cache         21, Level 1,   32 KB, Assoc   8, LineSize  64
------------------------------------------**------------
Instruction Cache  21, Level 1,   32 KB, Assoc   8, LineSize  64
------------------------------------------**------------
Unified Cache      23, Level 2,  256 KB, Assoc   8, LineSize  64
------------------------------------------**------------
Data Cache         22, Level 1,   32 KB, Assoc   8, LineSize  64
--------------------------------------------**----------
Instruction Cache  22, Level 1,   32 KB, Assoc   8, LineSize  64
--------------------------------------------**----------
Unified Cache      24, Level 2,  256 KB, Assoc   8, LineSize  64
--------------------------------------------**----------
Data Cache         23, Level 1,   32 KB, Assoc   8, LineSize  64
----------------------------------------------**--------
Instruction Cache  23, Level 1,   32 KB, Assoc   8, LineSize  64
----------------------------------------------**--------
Unified Cache      25, Level 2,  256 KB, Assoc   8, LineSize  64
----------------------------------------------**--------
Data Cache         24, Level 1,   32 KB, Assoc   8, LineSize  64
------------------------------------------------**------
Instruction Cache  24, Level 1,   32 KB, Assoc   8, LineSize  64
------------------------------------------------**------
Unified Cache      26, Level 2,  256 KB, Assoc   8, LineSize  64
------------------------------------------------**------
Data Cache         25, Level 1,   32 KB, Assoc   8, LineSize  64
--------------------------------------------------**----
Instruction Cache  25, Level 1,   32 KB, Assoc   8, LineSize  64
--------------------------------------------------**----
Unified Cache      27, Level 2,  256 KB, Assoc   8, LineSize  64
--------------------------------------------------**----
Data Cache         26, Level 1,   32 KB, Assoc   8, LineSize  64
----------------------------------------------------**--
Instruction Cache  26, Level 1,   32 KB, Assoc   8, LineSize  64
----------------------------------------------------**--
Unified Cache      28, Level 2,  256 KB, Assoc   8, LineSize  64
----------------------------------------------------**--
Data Cache         27, Level 1,   32 KB, Assoc   8, LineSize  64
------------------------------------------------------**
Instruction Cache  27, Level 1,   32 KB, Assoc   8, LineSize  64
------------------------------------------------------**
Unified Cache      29, Level 2,  256 KB, Assoc   8, LineSize  64
------------------------------------------------------**

Logical Processor to Group Map:
Group 0:
****************************----------------------------
Group 1:
----------------------------****************************

这是 MsInfo32 命令转储（有关服务器的信息）：

OS Name            Microsoft Windows Server 2012 R2 Standard
Version               6.3.9600 Build 9600
Other OS Description    Not Available
OS Manufacturer            Microsoft Corporation
System Name   EMTP6
System Manufacturer   HP
System Model  ProLiant DL360 Gen9
System Type     x64-based PC
System SKU       755258-B21
Processor           Intel(R) Xeon(R) CPU E5-2697 v3 @ 2.60GHz, 2597 Mhz, 14 Core(s), 28 Logical Processor(s)
Processor           Intel(R) Xeon(R) CPU E5-2697 v3 @ 2.60GHz, 2597 Mhz, 14 Core(s), 28 Logical Processor(s)
BIOS Version/Date         HP P89, 7/11/2014
SMBIOS Version              2.8
Embedded Controller Version 2.02
BIOS Mode         UEFI
Platform Role   Enterprise Server
Secure Boot State           Off
PCR7 Configuration       Not Available
Windows Directory        ---removed
System Directory            ---removed
Boot Device       \Device\HarddiskVolume2
Locale   United States
Hardware Abstraction Layer      Version = "6.3.9600.17196"
User Name         Not Available
Time Zone          Eastern Standard Time
Installed Physical Memory (RAM)          256 GB
Total Physical Memory 256 GB
Available Physical Memory       246 GB
Total Virtual Memory   294 GB
Available Virtual Memory          283 GB
Page File Space               38.0 GB
Page File             ---removed
Hyper-V - VM Monitor Mode Extensions            Yes
Hyper-V - Second Level Address Translation Extensions             Yes
Hyper-V - Virtualization Enabled in Firmware  Yes
Hyper-V - Data Execution Protection    Yes

这是任务管理器的屏幕截图和我的程序结果：

或者，如果 Windows 决定在节点 1 上启动它：

来自另一台服务器的预期行为：

OS Name Microsoft Windows Server 2008 HPC Edition
Version 6.1.7601 Service Pack 1 Build 7601
Other OS Description    Not Available
OS Manufacturer Microsoft Corporation
System Name COMPUTE-13-6
System Manufacturer HP
System Model    ProLiant DL160 G6
System Type x64-based PC
Processor   Intel(R) Xeon(R) CPU           X5675  @ 3.07GHz, 3068 Mhz, 6 Core(s), 6 Logical Processor(s)
Processor   Intel(R) Xeon(R) CPU           X5675  @ 3.07GHz, 3068 Mhz, 6 Core(s), 6 Logical Processor(s)
BIOS Version/Date   HP O33, 7/1/2013
SMBIOS Version  2.7
Windows Directory   C:\Windows
System Directory    C:\Windows\system32
Boot Device \Device\HarddiskVolume1
Locale  United States
Hardware Abstraction Layer  Version = "6.1.7601.17514"
User Name   Not Available
Time Zone   Eastern Standard Time
Installed Physical Memory (RAM) 48.0 GB
Total Physical Memory   48.0 GB
Available Physical Memory   40.9 GB
Total Virtual Memory    96.0 GB
Available Virtual Memory    88.4 GB
Page File Space 48.0 GB
Page File   C:\pagefile.sys

注意：我认为我们通过更改 BIOS 中的“Interleaved Memory”参数来解决该问题。但我给了我们奇怪的结果。根据微软技术网 https://technet.microsoft.com/en-us/library/ms178144(v=sql.105).aspx我们将 BIOS 设置重新设置为“非交错内存”**（操作系统需要将系统视为 NUMA）。

该错误已被新的（尚未发布）修复HP Bios https://h20566.www2.hp.com/hpsc/swd/public/detail?swItemId=MTX_356bcda897dd423abf46355563#tab5（在撰写本文时）。

新的 Bios（针对 HP Proliant DL360 和 DL380 Gen9）引入了新设置：“NUMA 组大小优化”，可以选择 [Clustered - default] 或 [Flat]。惠普说将其设置为平坦。

由于服务器可用性的原因，本答案的屏幕截图部分是在 DL380 而不是 DL360 上进行的。但我预计 DL360 上也会有同样的行为。问题消失了，我们只有一组。

据我所知，操作系统与 BIOS 进行通信以了解 CPU 配置。 Bios 在操作系统如何呈现可供应用程序使用的逻辑处理器（处理器组、Affinity 等）方面发挥着重要作用。

关于微软文档支持具有超过 64 个处理器的系统 https://msdn.microsoft.com/en-us/library/windows/hardware/dn653313(v=vs.85).aspx and 处理器组 https://msdn.microsoft.com/en-us/library/windows/desktop/dd405503(v=vs.85).aspx明确指出，只有当逻辑处理器 (LC) 数量 > 64 时才会创建多个处理器组。在我们的服务器 (56 LC) 上，Numa 架构设置为“集群”，我们有 2 个处理器组。 HP Bios 开发团队的一位硬件工程师向我解释说，当设置为“集群”时，Bios 通过将逻辑处理器的实际数量填充到 72 个逻辑处理器（逻辑处理器的最大数量）来欺骗 Windows。E5 v3系列 http://ark.intel.com/products/family/78583/Intel-Xeon-Processor-E5-v3-Family#@All）。在我们的DL360中，LC的实际数量是56个。这就是我们添加 2 个组而不是 1 个组的原因。Microsoft 文档似乎是准确的。我个人认为，尽可能为每个 numa 节点创建 1 个组会更好，但在我们的例子中，存在一个错误。当 HP Bios 设置设置为 Clustered（默认）时，很难知道 HP 或 Microsoft 之间出了什么问题，但 Microsoft 似乎不支持该选项，这似乎导致了我们的问题。

在适用于 DL360 和 DL380 的 HP Bios 上，Bios 配置“Numa 配置”设置为“集群”（默认）将创建 2 个组，尽管只有 56 个逻辑处理器（超线程时）。结果是任何应用程序一次只能看到一个处理器。可能也是由于 HP 通过填充虚假的逻辑处理器数量来欺骗 Windows。听起来微软并没有想到这一点。我们的 C# 应用程序无法在 2 个组上运行。惠普做出了他们无法预料的事情，我们很难将其行为归咎于微软。也许有一天我们会看到，当 LC

关于 Prime95。这款CPU压力测试软件有不错的维基百科上的文档 http://en.wikipedia.org/wiki/Prime95明确指出它将仅加载到一个处理器组中（在“限制”部分中）。

本文内容由网友自发贡献，版权归原作者所有，本站不承担相应法律责任。如您发现有涉嫌抄袭侵权的内容，请联系:hwhale#tublm.com(使用前将#替换为@)

无法在 C# 应用程序中为我的线程使用多个处理器组的相关文章

为什么我不能用 `= delete;` 声明纯虚函数？

Intro 纯虚函数使用通用语法声明 virtual f 0 然而自 c 11 以来有一种方法可以显式地传达non existence 特殊成员函数的 Mystruct delete eg default constructor Q
32 位应用程序的特征最大矩阵大小

所以我正在寻找Eigen http eigen tuxfamily org index php title Main Page当我尝试声明大于 10000x10000 的矩阵时包崩溃我需要声明一个像这样的矩阵可靠地大约有 13000
C# 中的接口继承

我试图解决我在编写应用程序时遇到的相当大的对我来说问题请看这个为了简单起见我将尝试缩短代码我有一个名为的根接口IRepository
构造函数中显式关键字的使用

我试图了解 C 中显式关键字的用法并查看了这个问题C 中的explicit关键字是什么意思 https stackoverflow com questions 121162 但是那里列出的示例实际上是前两个答案对于用法并不是很清楚
对齐 GridView 中的行值

我需要在 asp net 3 5 中右对齐 gridview 列中的值我怎样才能做到这一点
JSON 数组到 C# 列表

如何将这个简单的 JSON 字符串反序列化为 C 中的列表 on4ThnU7 n71YZYVKD CVfSpM2W 10kQotV 这样 List
POCO HTTPSClientSession 发送请求时遇到问题 - 证书验证失败

我正在尝试使用 POCO 库编写一个向服务器发出 HTTPS 请求的程序出于测试目的我正在连接到具有自签名证书的服务器并且我希望允许客户端进行连接为了允许这种情况发生我尝试安装InvalidCertificateHandler这是
C++ 异步线程同时运行

我是 C 11 中线程的新手我有两个线程我想让它们同时启动我可以想到两种方法如下然而似乎它们都没有按照我的预期工作他们在启动另一个线程之前启动一个线程任何提示将不胜感激另一个问题是我正在研究线程队列所以我会有两个消费者和
暂停下载线程

我正在用 C 编写一个非常简单的批量下载程序该程序读取要下载的 URL 的 txt 文件我已经设置了一个全局线程和委托来更新 GUI 按下开始按钮即可创建并启动该线程我想要做的是有一个暂停按钮使我能够暂停下载直到点击恢复
访问者和模板化虚拟方法

在一个典型的实现中Visitor模式该类必须考虑基类的所有变体后代在许多情况下访问者中的相同方法内容应用于不同的方法在这种情况下模板化的虚拟方法是理想的选择但目前这是不允许的那么模板化方法可以用来解析父类的虚方法吗鉴于
如何从 C# 控制器重定向到外部 url

我使用 C 控制器作为网络服务在其中我想将用户重定向到外部网址我该怎么做 Tried System Web HttpContext Current Response Redirect 但没有成功使用控制器的重定向 http msdn
IronPython：没有名为 json 的模块

我安装了 IronPython 我的 python 文件如下所示 import sys print sys version import json 运行它的代码 var p Python CreateEngine var scope p C
在非活动联合成员上使用“std::addressof”是否定义明确[重复]

这个问题在这里已经有答案了下面的代码是尝试实现constexpr的版本offsetof在 C 11 中它可以在 gcc 7 2 0 和 clang 5 0 0 中编译这取决于申请std addressof工会非活跃成员的成员这是明确
基于xsd模式生成xml（使用.NET）

我想根据我的 xsd 架构 cap xsd 生成 xml 文件我找到了这篇文章并按照说明进行操作使用 XSD 文件生成 XML 文件 https stackoverflow com questions 6530424 generatin
当“int”处于最大值并使用 postfix ++ 进行测试时，代码定义良好吗？

示例未定义行为的一个示例是整数溢出的行为 C11dr 3 4 3 3 int溢出是未定义的行为但这是否适用于存在循环的以下内容并且不使用现在超出范围的副作用i 特别是这是否后缀增量规格帮助结果的值计算在副作用之前排序更新操作数的
当我“绘制”线条时，如何将点平均分配到 LineRenderer 的宽度曲线？

我正在使用线条渲染器创建一个绘图应用程序现在我尝试使用线条渲染器上的宽度曲线启用笔压问题在于 AnimationCurve 的时间值水平轴从 0 标准化为 1 因此我不能在每次添加位置时都在其末尾添加一个值除非有一个我不知
是否有一种更简单的方法可以并行运行命令，同时在 Windows PowerShell 中保持高效？

此自我回答旨在为那些受困于 Windows PowerShell 并由于公司政策等原因而无法安装模块的用户提供一种简单且高效的并行替代方案在 Windows PowerShell 中 built in可用的替代方案local并行调用是St
是否可以有一个 out ParameterExpression？

我想定义一个 Lambda 表达式out范围有可能做到吗下面是我尝试过的 C Net 4 0 控制台应用程序的代码片段正如您在 procedure25 中看到的我可以使用 lambda 表达式来定义具有输出参数的委托但是当我想使
使用 C# 从 DateTime 获取日期

愚蠢的问题给定日期时间中的日期我知道它是星期二例如我如何知道它的 tue 2 和 mon 1 等 Thanks 您正在寻找星期几 http msdn microsoft com en us library system datetim
Googletest：如何异步运行测试？

考虑到一个包含数千个测试的大型项目其中一些测试需要几分钟才能完成如果按顺序执行整套测试需要一个多小时才能完成通过并行执行测试可以减少测试时间据我所知没有办法直接从 googletest mock 做到这一点就像 async选项

随机推荐

使用另一种身份验证方法进行外部 api 调用

我有一个带有 MVC 的 Web API 应用程序当用户使用网站时身份验证和授权当前由我使用的全局表单身份验证自动处理在 Web config 中配置如下
我可以像一样从房间查询中获取数据吗？

我知道我可以通过使用数据类来做到这一点但我想实现像这样 This is My Query Query SELECT loan amount adv interest amount FROM new pledge receive WHERE
是否有 Node.js 默认凭证提供程序链？

我正在编写一个使用 AWS SDK 的 node js 应用程序 java文档描述了一个非常方便的概念称为默认凭证提供者链 https docs aws amazon com sdk for java v1 developer guide
python：如何获取 dict 的子集

我有一个包含很多元素的字典我想编写一个可以返回给定索引范围中的元素的函数将字典视为数组 get range dict begin end return a new dict for all the indexes between beg
AngularJS：指令隔离范围未定义

我正在写一个指令isolate scope双向绑定AngularJS 但是我似乎无法使双向绑定发挥作用无论我做什么 populate财产在isolate scope总是undefined 尽管该属性确实存在而不是它应该绑定的值 HTM
在 Xamarin.iOS 中调用方法并将数据从视图控制器 B 传递到视图控制器 A

我有一个视图控制器 A 我在其中检索一些值在某些情况下如果有多个值可用用户必须选择一个值因此我展示了另一个视图控制器 B UITableView 让用户在其中选择条目当我当前在 B 上时如何从 A 调用方法以避免重复的代码
AutoFixture：无法创建实例，可能没有公共构造函数

我似乎遇到了问题我有一个类 LoginService 在构造函数中接受 IUser 这是为了执行集成测试而不是单元测试因此我不想模拟这些我已经有了一些单元测试并且它们使用带有固定装置的 Moq 工作得很好我设置了我的装置 var
官方 XSLT 验证器？

有没有官方的 XSLT 验证器例如http validator w3 org http validator w3 org 对于 HTML 和 XHTML I know http validator w3 org http validato
如何以编程方式生成 trx 文件？

我搜索过这个主题没有找到任何好的信息来一步一步地完成它所以我研究了它并在这里分享这是一个简单的解决方案在 VisualStudio 安装中找到 vstst xsd 文件使用 xsd exe 生成 cs 文件 xsd exe 类 v
如何使用 twitter 1.1 api 和 twitteroauth 发布推文

我使用下面的代码来检索我的推文并回显 json 这很好用
未捕获的异常：jQuery 升级后出现语法错误

我正在尝试将现有应用程序从 jQuery 1 3 2 升级到 jQuery 1 4 2 当我这样做时页面无法正确加载并且 Firefox 的错误控制台显示错误消息未捕获的异常语法错误无法识别的表达式语法错误无法识别的表达式搜
AngularJS Angular-File-Upload 未知提供者：$uploadProvider 错误

这不是重复的这个问题 https stackoverflow com questions 24390170 unknown provider uploadprovider upload 我已将所有必需的文件包含在视图中我的模块和控制器 v
jQuery 是否总是按照 DOM 在代码中出现的顺序迭代它们？

举例来说我有一个可排序列表 ul li Item 1 li li Item 2 li li Item 3 li ul 我想知道的是如果我进行如下所示的 jQuery 调用 each li function key item 我可以期望
为什么相对路径不适用于 xsl:include？

我有一个 XSL 文件它可以转换为 PDF 在这个页面的顶部我有一个很长的 CSS 样式例如
来自应用程序的新 NSWindow - 不可能完成的任务？

好吧我做错了什么 1 创建了cocoa app和appDelegate 命名为 window2AppDelegate2 窗口AppDelegate h import PrefWindowController h interface win
旋转图像和像素碰撞检测

我这里有这个游戏plunker http plnkr co edit VCdFyn3SE4wSZa0OLRRT p preview 当剑不旋转时一切正常您可以通过取消注释第 221 行并注释掉第 222 223 行进行检查当它们像上面
如何在android中提取这个字符串变量？

String test 1 Low level programming language true 2 High level programming language false 3 Machine language false 4 All
C中的时间戳，精度为毫秒

我对 C 编程比较陌生我正在开发一个需要非常精确的时间的项目因此我尝试写一些东西来创建毫秒精度的时间戳这似乎有效但我的问题是这种方法是否正确或者是否有更简单的方法这是我的代码 include
xdebug 扩展未加载

我已经安装了 xdebug 显示在 phpinfo 中但我试图让它与 PHPUnit 的代码覆盖功能一起使用它一直告诉我 XDebug 扩展未加载我的 phpunit 与 WAMP 工作得很好当我运行 php m 时我没有看到 p
无法在 C# 应用程序中为我的线程使用多个处理器组

根据MSDN 文档 https msdn microsoft com en us library jj665638 v vs 110 aspx and 斯蒂芬图布回答 https social msdn microsoft com Fo

无法在 C# 应用程序中为我的线程使用多个处理器组

无法在 C# 应用程序中为我的线程使用多个处理器组 的相关文章

随机推荐

热门标签

无法在 C# 应用程序中为我的线程使用多个处理器组的相关文章