Python
Java
PHP
IOS
Android
Nodejs
JavaScript
Html5
Windows
Ubuntu
Linux
蓝屏代码大全(留着自己看)
1 常见蓝屏代码 蓝屏代码 蓝屏原因 处理方法 A5 主板 主板BIOS问题 主板放电 编程器尝试刷BIOS 不行就寄回换主板 0A 内存或硬盘 memtest测试一下内存是否报错 一般都是内存问题 更换内存 EA 显卡驱动或者显卡 完全卸
硬件架构
【Linux】RPM软件包和Yum软件仓库、apt
RPM 简介 RPM Package Manager RPM 包管理器 由红帽公司提出 Redhat SUSE 等系列采用 建立集中数据库 记录软件包安装 卸载等变化信息 分析软件包依赖关系 RPM 包 文件名特征 软件名 版本信息 操作系
Linux学习
Linux
硬件架构
运维
计算机硬件结构简略介绍
前言 计算机硬件结构简略介绍 一 计算机硬件 从软件开发者的角度来看 计算机硬件有三个部件最为关键 分别是中央处理器CPU 内存 I O控制芯片 二 早期 早期计算机 CPU的核心频率不高 和内存的频率一样 他们都是直接连接在同一个总线 b
程序员的自我修养
硬件架构
基于FPGA的时序分析-主时钟与虚拟时钟约束
文章目录 主时钟概念 主时钟约束语法 设计时钟识别 1 时钟网络报告 2 时序确认报告 主时钟约束实例 虚拟时钟概念 虚拟时钟的应用场景 虚拟时钟约束实例 主时钟概念 主时钟通常是FPGA以外的板级时钟 晶振 数据传输的同步时钟 或FPGA
基于Xilinx集成编译环境的时序约束
fpga开发
硬件工程
硬件架构
嵌入式硬件
静电、浪涌与TVS(测试标准、参数、选型)
静电 浪涌与TVS 测试标准 参数 选型 作者 AirCity 2020 2 14 Aircity007 sina com 本文所有权归作者Aircity所有 ESD和浪涌问题往往是基带工程师最头疼的问题 因为测试标准严苛 问题神出鬼没 特
USB接口
硬件架构
PCB的3D模型的一些工具
stp转 step的工具 免费将 STP 转换为 STEP ImageToStl
硬件架构
pcb工艺
【科普贴】MOS管开关原理及应用详解
前言 MOS管通常被用作电源开关使用 通常使用PMOS做为上管 将NMOS做为下管使用 当然也有反过来使用的场景 但使用较少 此贴为科普贴 就不做累述了 MOS原理介绍 1 NMOS管介绍 电流方向从D S 漏极流向源极 导通条件为VGS有
硬件基础知识分享
硬件架构
硬件工程
What do pull-up transistors and pull-down transistors mean in CMOS?
原文链接 https www quora com What do pull up transistors and pull down transistors mean in CMOS Originally Answered What is
数字设计
硬件架构
和你一起从零开始写RISC-V处理器(1)
RISC V加法指令的实现 文章目录 RISC V加法指令的实现 前言 一 RISC V简介 二 指令实现的前期准备 1 指令 2 ADD指令和ADDI指令 3 三级流水线结构 4 一个需要注意的点 5 再来一个需要注意的点 6 环境搭建
从零开始写RISCV处理器
RISCV
fpga开发
硬件工程
硬件架构
浪涌防护器件特点与选型
常用浪涌防护器件包括气体放电管 压敏电阻 TVS TSS OVP等 气体放电管 1 特点 a 响应速度慢微秒级 b 通流量最大 电压动作精度低 有续流现象 c 寄生电容最小 漏电流小 有一定残压 d 失效模型开路 老化失效 2 使用场景 体
硬件
用电安全
EMC
硬件工程
硬件架构
一文看懂异步 FIFO 架构(三) 双时钟的异步 FIFO
目录 工作原理 方向标志 方向标志的实现 计算满和空 结论 往期系列博客 在本系列的第一篇文章中 我们看到了 FIFO 的一般架构 并分析了一个时钟的简单情况 该系列的第二部分描述了一种可能的双时钟设计的架构 在第三部分中 我们将探索另一种
FPGA
常见 IP
硬件架构
fpga开发
架构
【Xilinx Vivado时序分析/约束系列2】FPGA开发时序分析/约束-建立时间
目录 基本概念 数据结束时间 Data finish time 保持时间门限 保持时间余量 Hold Slack 基本概念 数据结束时间 Data finish time 之前解释了数据达到的时间 对于data arrival time T
时序分析
fpga开发
硬件工程
硬件架构
pcb工艺
BUCK电路输入电容计算
输入电容决定了输入电压的纹波 对于Buck变换器的输入端来说 输入电流是不连续的 在开关管导通的时候会有极大的阶跃电流 芯 片 BUCK控制器 时 间 2021 04 27 说 明 适用于稳态和动态负载 在Buck变换器的输入电压最小时 满
开关电源
硬件工程
嵌入式
硬件架构
MIPI接口中DPHY、CPHY简介及概要设计
一 分类简介 MIPI是移动领域最主流的视频传输接口规范 目前应用最广泛的是MIPI DPHY和MIPI CPHY两组协议簇 另外还有MIPI MPHY 属于高速Serdes范畴 应用不那么广泛 1 MIPI DPHY 是MIPI的一种物理
硬件架构
mipi
CPHY
DPHY
电子元器件篇---电感
目录 简介 电感主要参数 2 1 标称感值 2 2 允许偏差 2 3 额定电流 2 4 品质因数 2 5 分布电容 2 6 封装规格 电感种类 电感用途 4 1 LC滤波电路 4 2延迟作用 4 3陷波作用 4 4 LC振荡电路 简介 电感
电子元器件篇
硬件架构
硬件工程
材料工程
大数据从入门到精通(超详细版)之 Hive的配置与基本语法
前言 嗨 各位小伙伴 恭喜大家学习到这里 不知道关于大数据前面的知识遗忘程度怎么样了 又或者是对大数据后面的知识是否感兴趣 本文是 大数据从入门到精通 超详细版 的一部分 小伙伴们如果对此感谢兴趣的话 推荐大家按照大数据学习路径开始学习哦
大数据从入门到精通(超详细版)
hive
硬件架构
Hadoop
低功耗设计及其UPF实现第二节
通过上一节对基本概念的了解之后 我们对下面的基本概念进行跟进一步学习 Power domain 对于upf的实现 我们必须要有一个pd 哪怕只有一个aon的pd 任何一个逻辑只能属于一个pd 不能同时属于两个pd 允许嵌套的pd 即一个pd
低功耗设计
硬件架构
MCU集成-系统架构(不断更新)
应用场景 mcu主要应用于手环 无人机等等场景 成本与工艺 一个晶圆7英寸 参考价格一个28nm工艺的晶圆大概400w USD 约等于7万平方毫米 mm2 一个mcu可能1mm2 但是die是长方形 晶圆是圆形 所以会有损耗 die和die
mcu前端设计
硬件架构
FPGA原理与结构——FIFO IP核原理学习
一 FIFO概述 1 FIFO的定义 FIFO是英文First In First Out的缩写 是一种先入先出的数据缓冲器 与一般的存储器的区别在于没有地址线 使用起来简单 缺点是只能顺序读写数据 其数据地址由内部读写指针自动加1完成 不能
FPGA原理与结构
FIFO设计与使用
fpga开发
FPGA
硬件架构
UEFI入门必读的12本书
作者简介 罗冰 系统安全 特别是物理隔离领域 专家 主导开发网络隔离卡 双网隔离机 国产隔离系统 单向光传输等各类安全产品 拥有十几项发明和实用新型专利 致力于UEFI技术的研究 实践和推广 在CSDN和知乎上设有 UEFI开发探索 专栏
硬件
硬件架构
«
1
2
3
4
5
6
7
»