Python
Java
PHP
IOS
Android
Nodejs
JavaScript
Html5
Windows
Ubuntu
Linux
【电源之美】DCDC三种工作模式:CCM、DCM、BCM
DCDC的三种工作模式 CCM连续导通模式 DCM断续导通模式 BCM临界导通模式 CCM Continuous Conduction Mode 连续导通模式 在一个开关周期内 电感电流从不会到0 或者说电感从不 复位
电源
硬件工程
硬件架构
单片机
驱动开发
基于verilog实现2FSK调制解调器
文章目录 前言 一 调制解调概念 1 2FSK原理 二 硬件设计 1 调制器设计思路 2 解调器设计思路 三 代码 1 顶层 2 F1载波发生模块 3 F2载波发生模块 4 频率计模块 5 测试文件 四 仿真结果 前言 在某些具体情况下 如
基于Vivado的硬件设计
硬件工程
fpga开发
硬件架构
嵌入式硬件
DC-DC---升压斩波电路(BOOST)
直流升压电路电路 原理图 工作波形 工作原理 分析升压斩波电路的工作原理时 首先假设电路中电感L值很大 电容C值也很大 当可控开关V处于通态时 电源E向电感L充电 充电电流基本恒定为I 同时电容C上的电压向负载R供电 因C值很大 基本保持输
开关电源
电力电子技术
硬件工程
硬件架构
Powered by 金山文档
SV结构体格式化打印
原文链接 https verificationguide com systemverilog systemverilog struct PACKED STRUCT EXAMPLE module struct tb typedef struc
数字验证
硬件架构
微电子系统封装期末总结—国科大集成电路学院
国科大集成电路学院曹立强老师开设的微电子系统封装课程 是集成电路工程专业研究生的学科基础课 通过讲述微电子电路的封装设计 制造 以及与封装技术密切相关的设备和材料基本概念与知识 要求学生掌握包括电子封装设计原理 准则 基本制造原理和工艺流程
集成电路
科技
fpga开发
硬件架构
pcb工艺
【2023】JAVA和PLC实现通讯读取写入数据,以三菱PLC举例
1 创建maven工程引入依赖
IO通讯
Java
驱动开发
硬件架构
计算机网络
【DRAM存储器四】DRAM存储器的架构演进-part1
个人主页 highman110 作者简介 一名硬件工程师 持续学习 不断记录 保持思考 输出干货内容 参考书籍 Memory Systems Cache DRAM Disk 上篇文章我们分析了DRAM存储器的基本原理和现代DDR4的内部结构
DRAM存储器
架构
硬件架构
buck拓扑原理及仿真
buck基本拓扑结构 开关管ON 电源向负载电阻提供电能 电感电流线性增大 变化率 变化量 开关管OFF 电感 电容中能量继续向负载电阻提供电能 电感电流线性减小 变化率 变化量 平衡状态时 由电感伏秒平衡得 推导得 理论电感电流在CCM
硬件工程
硬件架构
能源
操作系统原理——第六章:页面置换算法
文章目录 1 功能与目标 2 实验设置与评价方法 3 局部页面置换算法 3 1 最优页面置换算法 OPT optimal 3 2 先进先出算法 FIFO 3 3 最近最久未使用算法 LRU Least Recently Used 3 4 时
操作系统
硬件架构
FPGA原理与结构——FIFO IP核的使用与测试
一 前言 本文介绍FIFO Generator v13 2 IP核的具体使用与例化 在学习一个IP核的使用之前 首先需要对于IP核的具体参数和原理有一个基本的了解 具体可以参考 FPGA原理与结构 FIFO IP核原理学习https blo
FPGA原理与结构
fpga开发
FPGA
硬件架构
FIFO
HG海光X86
1 X86模式 只有Intel和AMD可以持续演进 架构授权体系封闭 仅限于Intel和AMD交叉授权 其他厂家无法拿到完整授权 2 HG授权来自AMD 属于IP授权且盒子公司被AMD控股 核心技术受控在AMD IP授权只能用 不能改 无法
安全
硬件架构
Purpose of ‘HOLD#’ Function in Cypress SPI NOR FLASH Memory Products - KBA229044
原文链接 https community infineon com t5 Knowledge Base Articles Purpose of HOLD Function in Cypress SPI NOR FLASH Memory ta
SoC验证
硬件架构
汇编:按给定格式在屏幕中间显示字符串
代码如下 assume cs code ds data ss stac data segment db welcome to masm db 02h 24h 71h data ends stac segment dw 0 0 0 0 0 0
汇编语言
硬件架构
云存储技术分析和架构框架设计
摘要 随着互联网类新兴业务的激增 业务数据快速增长 云存储技术应运而生 本文深入剖析了云存储通用框架 硬件架构以及其底层原理这三个技术层面的差异性 为云存储架构框架设计提供了理论依据 再结合细分行业及其业务应用场景的差异性需求 最终确定了满
网络通信安全及科学技术专栏
架构
硬件架构
SVA断言书籍下载
原文链接 https www pdfdrive com systemverilog for verification a guide to learning the testbench language features third edi
数字验证
硬件架构
【DCDC电源使用方法与参数讲解】以TI 公司的LMR14030为例
DCDC电源使用方法与参数讲解 简介 一 LMR14030基本参数 二 详细设计参数讲解 2 1 DCDC反馈 1 反馈电阻的选择 2 反馈点与走线要求 3 检查与调试 2 2 开关频率 2 3 电感的选型 2 3 1 感值计算与推导 2
单片机
物联网
嵌入式硬件
硬件工程
硬件架构
阻抗匹配之反射波形测量
稍微接触过高速信号的朋友 一定对阻抗匹配和信号反射都有所了解 甚至可以按照公式 把反射波形一路推导出来 但是 纸上得来终绝浅 绝知此事要躬行 今天 我们就来实测一下信号反射波形 测试环境如下 信号发生器产生一个1 25MHz VPP 2V的
电子电路
硬件架构
【PCIE体系结构十】链路两端的参考时钟有频偏怎么办?
个人主页 highman110 作者简介 一名硬件工程师 持续学习 不断记录 保持思考 输出干货内容 参考书籍 PCI EXPRESS系统体系结构标准教材 Mindshare PCIE规范中有描述PCIE支持公共参考时钟架构和独立参考时钟架
PCIE体系结构
硬件工程
硬件架构
驱动开发
网络
BUCK-BOOST 拓扑电源原理及工作过程解析
在非隔离电源方案中 基础拓扑的Buck Boost Buck Boost电路中 前两种已经在前面章节进行了详细描述 很多工程师对Buck和Boost电路都特别熟悉 只是对Buck Boost不熟悉 Buck表示降压 Boost表示升压 那么
硬件设计提升之路
单片机
嵌入式硬件
硬件工程
硬件架构
检测CPU是否具备VT的功能,并开启
1 cpuid 指令 EFLAGS寄存器中的ID标志 位21 表示对CPUID指令的支持 如果一个软件程序可以设置和清除这个标志 那么执行该程序的处理器支持CPUID指令 这条指令在非64位模式和64位模式下操作相同 CPUID在EAX E
VT win10x64 21H2
Windows
系统安全
c语言
硬件架构
«
1
2
3
4
5
6
7
»