Python
Java
PHP
IOS
Android
Nodejs
JavaScript
Html5
Windows
Ubuntu
Linux
多处理器编程的艺术(二)-并行程序设计
当处理器的性能的发展受到各方面因素的限制的时候 计算机产业开始用多处理器结构实现并行计算来提高计算的效率 我们使用多处理器共享存储器的方式实现了多处理器编程 也就是多核编程 当然在这样的系统结构下我们面临着各种各样的挑战 例如如何协调各个处
Java高并发
并行计算
编程
处理器
设计
Chisel实验笔记(一)
最近在学习Risc v 其中伯克利大学开源了一款兼容Risc v指令集的处理器Rocket 而Rocket处理器是采用Chisel编写的 所以要学习Chisel Chisel的简单介绍如下 Chisel Constructing Hardw
RISCV
自己动手写CPU
处理器
Chisel
操作系统CPU调度
概述 多道程序操作系统的基础 通过在进程之间切换CPU 操作系统可以提高计算机的吞吐率 对于单处理器系统 每次只允许一个进程运行 任何其他进程必须等待 直到CPU空闲能被调度为止 CPU按一定的调度算法从就绪队列中选择一个进程 把CPU的使
计算机系统
操作系统
CPU
处理器
计算机
FLAGS标志寄存器
标志寄存器 Flags Register FR 又称程序状态字 Program Status Word PSW 这是一个存放条件标志 控制标志寄存器 主要用于反映处理器的状态和运算结果的某些特征及控制指令的执行 CF Carry Flag
操作系统
处理器
计算机系统课程 笔记总结 CSAPP第五章 优化程序性能(5.1-5.14)
GitHub计算机系统CSAPP课程资源 计算机系统课程 笔记总结 CSAPP第二章 信息的表示和处理 2 1 2 2 计算机系统课程 笔记总结 CSAPP第二章 信息的表示和处理 2 3 2 4 计算机系统课程 笔记总结 CSAPP第三章
计算机系统
CSAPP
优化
编译级优化
处理器
armeabi-v7a、arm64-v8a、armeabi、x86、x86_64的区别
1 armeabi v7a 第七代及以上的ARM处理器 2011年以后生产的大部分Android设备都使用 2 arm64 v8a 第8代 64位ARM处理器 很少设备 三星GalaxyS6是其中之一 3 armeabi 第5代 第6代的A
Android
so文件
armeabi
处理器
编译器与平台相关性
每种处理器都可能会有自己的汇编语言编译器 而对于同一款处理器来说 针对不同的平台 比如 Windows 和 Linux 也会有不同版本的汇编语言编译器 理论上 不管用的是什么操作系统 Windows 也好 DOS 也好 Linux 也好 只
编程语言解密
编译器
intel
处理器
数字电路设计之Leon系列处理器结构
LEON处理器核心是一个与SPARCV8兼容的整数处理单元IU Integer Unit LEON2 是 5 级流水线 LEON3 是 7 级流水线 LEON 包含整数硬件乘法和除法单元 双协处理器 接口 FPU 浮点处理单元和Co pro
Digital Chip Design
SPARC
架构
leon
处理器
SetThreadAffinityMask中掩码的问题
在我们进行多线程开发的过程时 常常需要自己分配线程到不同的处理器上运算 以保证我们程序的运行效率 SetThreadAffinityMask是我们常见的选择 1 MSDN中函数的定义 DWORD PTR WINAPI SetThreadAf
c
处理器
掩码
一句话说明白IRQL
Windows操作系统运行的处理器架构中 硬件产生信号发给可编程中断控制器 中断控制器发送中断请求 IRQ 及相应的优先级给CPU CPU设置一个掩码 mask 屏蔽低优先级的其他中断请求到挂起状态 pending state 直到CPU释
处理器
内核驱动
操作系统
irql
2021-01-13
Jacinto 7处理器设备和子系统概述 上 本文概述TI下一代汽车处理器系列的主要架构特征和优势 这张幻灯片列出了Jacinto 7 SoC的不同方面 我将在后续章节中介绍这些内容 这里讨论的特性一般适用于Jacinto 7系列中的所有派
TI芯片
处理器
Chisel实验笔记(二)
在上一篇 Chisel实验笔记 一 中 我们的到了对应的verilog文件 本文将采用Icarus Verilog GtkWave进行仿真验证 实验平台还是Ubuntu14 04 64位 1 安装Icarus Verilog 0 9 7 首
RISCV
自己动手写CPU
处理器
Rocket
Cacheline技术浅析
最近组内有个同事在做cacheline相关的特性 向其学习了一下 对原来的cacheline的理解更近了一步 这里总结一下 请彭超大侠有空的话帮忙在斧正一下 Cache就是对内存的内容进行缓存的一个硬件 cache和内存的逻辑关系结构如下图
硬件知识
处理器
CPU
memory
Cache
STM32 IIC通信简介+PCF8563时钟芯片示例
IIC总线是嵌入式设备最常用的接口之一 包括51单片机在内的MCU一般都可以进行IIC通信 IIC通信有3种类型的信号 开始信号 结束信号 和应答信号 开始信号 SCL为高电平 SDA由高电平向低电平跳变 表示可以开始传输信号 进行通信了
STM32
嵌入式
处理器
通信
MMU的作用及工作过程
以下内容摘自 步步惊芯 软核处理器内部设计分析 一书的第10章 MMU剖析 MMU的作用及工作过程 MMU Memory Management Unit 是内存管理单元的简称 读者朋友在学习嵌入式的时候应该听说过 CLinux 这是适合没有
软核处理器or1200内部设计分析
Or1200 openrisc 软核处理
or1200 软核处理器
处理器
软核
Chisel Tutorial(五)——Bundles与Vecs
以下内容依据2015 7 10版的Chisel 2 2 Tutorial整理 此处的Bundles Vecs就不翻译了 免得因为翻译不准引起一些误解 童鞋们有没有好的建议 lt
RISCV
Chisel
Rocket
处理器