学习Verilog

时序逻辑和组合逻辑

一组合逻辑与时序逻辑的对比 1 组合逻辑的输出状态与输入直接相关时序逻辑还必须在时钟上升沿触发后输出新值 2 组合逻辑容易出现竞争冒险现象时序逻辑一般不会 3 组合逻辑的时序较难保证时序逻辑更容易达到时序收敛时序逻辑可控 4 组

学习Verilog verilog