串口回环测试

串口lookback测试

1. 基础知识
   通用异步收发传输器（Universal Asynchronous Receiver/Transmitter），通常称作UART。UART 是一种通用的数据通信协议，也是异步串行通信口（串口）的总称。发送数据时将并行数据转换成串行数据来传输，在接收数据时将接收到的串行数据转换成并行数据。它包括了 RS232、RS499、RS423、RS422 和 RS485 等接口标准规范和总线标准规范。
2. RS232
   使用DB9接口通信，下图是公头的引脚说明，公头与母头引脚2、3相反：
   
   一般只是用2，3，5,三个口即可。

• 波特率 ，每秒钟通过信号传输的码元数称为码元的传输速率，简称波特率，常用符号“Baud”表示，其单位为“波特每秒（Bps）”。携带数据信息的信号单元叫码元（因为串口是 1bit 进行传输的，所以其码元就是代表一个二进制数）。
• 比特率，每秒钟通信信道传输的信息量称为位传输速率，简称比特率，其单位为“每秒比特数（bps）”。比特率可由波特率计算得出，公式为：比特率=波特率 x 单个调制状态对应的二进制位数。如果使用的是 9600 的波特率，其串口的比特率为：9600Bps x 1bit= 9600bps。

3. 由计算得串口发送或者接收 1bit 数据的时间为一个波特，即 1/9600 秒，如果用50MHz（周期为 20ns）的系统时钟来计数，需要计数的个数为 cnt = (1s * 10^9)ns / 9600bit)ns / 20ns ≈ 5208 个系统时钟周期，即每个 bit 数据之间的间隔要在 50MHz 的时钟频率下计数 5208 次。
4. 系统整体模块框图
   
5. 串口接收模块
   模块框图：
   
   波形设计：
   
   其中rx_reg1、rx_reg2是为了解决亚稳态的问题，用 rx_reg2 信号和 rx_reg3 信号产生 staet_nedge 作为下降沿标志信号。单比特信号从慢速时钟域同步到快速时钟域需要使用打两拍的方式消除亚稳态。

原因：当你使用示波器把一个矩形脉冲的上升沿或下降沿放大后会发现其上升沿和下降沿并不是瞬间被拉高或拉低的，而是有一个倾斜变化的过程，这在运放中被称为“压摆率”。如果 FPGA 的系统时钟刚好采集到 rx 信号上升沿或下降沿的中间位置附近，即 FPGA 在接收 rx 数据时不满足内部寄存器的建立时间 Tsu（指触发器的时钟信号上升沿到来以前，数据稳定不变的最小时间）和保持时间 Th（指触发器的时钟信号上升沿到来以后，数据稳定不变的最小时间），此时 FPGA 的第一级寄存器的输出端在时钟沿到来之后比较长的一段时间内都处于不确定的状态，在 0 和 1 之间处于振荡状态，而不是等于串口输入的确定的 rx 值。
第一级寄存器产生亚稳态并经过自身后可以稳定输出的概率为 70%~80%左右，第二级寄存器可以稳定输出的概率为 99%左右，后面再多加寄存器的级数改善效果就不明显了，所以数据进来后一般选择打两拍即可。

• work_en，因为当前帧后面的比特可能还会出现下降沿，那就会在把start_nedge作为条件判断时出现误判，所以这里用标志信号work_en来防止误判。当接收完一帧数据后取反。
• 根据波特率计数器一个一个接收数据，什么时候取数据呢？在稳定区间取即可，这里选取计数一半取，当然更为准确的是多次在稳定区间取值然后去概率最大的。然后我们就用bit_flg来定位取值时刻。
• 串口是基于帧数据传输，所以需要计数收到几个bit了，bit_cnt计数，这里计数0-8,已包含8个有效数据，所以最后的停止位没有计数。（也可以计数到9）
• 然后需要将接收到的串行数据转换为并行数据，需要移位，这里通过位拼接实现移位，rx_data = {rx_reg3, rx_data[7:1]}.而要在移位完成后该数据才可以被后继模块使用，所以需要一个标志信号表示移位完成，数据稳定。这就是rx_flag.
• 对于po_flag信号不能直接使用rx_flag,因为po_data相比rx_data延一拍，所以输出稳定性好也得延一拍。就需要一个新的标志信号。

6. 串口发送模块
   模块框图：
   
   波形设计：
   

• 什么时候一位一位输出数据？
  由于使用 9600bps 的波特率，所以发送 1bit 数据需要的时间也约为 5208 个系统时钟周期，这就需要产生一个和接收数据时一样的波特率计数器，我们取名为 baud_cnt。
• 计数需要何时开始？
  可能会想到pi_flag，但是它只有一小段高电平脉冲，不好判断计数，所以引出了work_en信号，让wor_en信号在发送一帧数据期间拉高。当检测到数据有效标志信号 pi_flag 为高电平时拉高工作使能信号 work_en。
• 什么时候发该比特数据？
  这与接收数据类似，都不能在边界值进行数据发送与接收，所以在这期间都可以。一帧数据发送需要计数发了几个，引出bit_cnt，为了实现计数添加了bit_flag标志信号。
• 怎么确定一帧数据发送完成？
  一帧数据10位（包括起始位和停止位），所以发送一帧数据后拉低work_en信号，不在发送。关于bit_cnt计数到9还是10的问题，停止位和空闲情况下都为高电平，所以最有一个停止位就没有必要再单独计数了，所以 bit_cnt 计数器计数到 9 清零是完全可以的，当然让 bit_cnt 计数器计数到 10 更是可以的。

7. 仿真学习
   task任务实现数据一个一个发送，而且可以相互调用。
   关于此模块代码的结构：
   首先是定义task任务，里面放入参数（可能没有）；
   然后是任务功能编写，比如在这里是每次发送一位数据；
   最后是结束任务，endtask.

尽量不要在 RTL 代码中使用，尤其是对它们理解不深刻的情况下。而我们在 Testbench 中使用就不用担心这么
多，且可以大大简化我们的代码，提高效率，是十分好用的。