程序员经验分享-hwhale

FPGA纯verilog解码SDI视频 纯逻辑资源实现 提供2套工程源码和技术支持

2023-05-16

目录

  • 1、前言
  • 2、硬件电路解析
    • SDI摄像头
    • Gv8601a单端转差
    • GTX解串
    • SDI解码
    • VGA时序恢复
    • YUV转RGB
    • 图像输出
    • FDMA图像缓存
    • HDMI输出
  • 3、工程1详解：无缓存输出
  • 4、工程2详解：缓存3帧输出
  • 5、上板调试验证并演示
  • 6、福利：工程代码的获取

1、前言

FPGA实现SDI视频编解码目前有两种方案：
一是使用专用编解码芯片，比如典型的接收器GS2971，发送器GS2972，优点是简单，比如GS2971直接将SDI解码为并行的YCRCB，缺点是成本较高，可以百度一下GS2971的价格；
另一种方案是使用FPGA实现编解码，利用FPGA的GTP/GTX资源实现解串，优点是合理利用了FPGA资源，GTP/GTX资源不用白不用，缺点是操作难度大一些，对FPGA水平要求较高。
本文详细描述了FPGA纯verilog解码SDI视频的实现设计方案，工程代码编译通过后上板调试验证，文章末尾有演示视频，可直接项目移植，适用于在校学生做毕业设计、研究生项目开发，也适用于在职工程师做项目开发，可应用于医疗、军工等行业的数字成像和图像传输领域；
提供完整的、跑通的工程源码和技术支持；
工程源码和技术支持的获取方式放在了文章末尾，请耐心看到最后；
本设计提供两套vivado工程；
一是SDI 1080P@30Hz帧视频输入解码后，无缓存直接HDMI 1080P@30Hz帧输出；
二是SDI 1080P@30Hz帧视频输入解码后，缓存3帧后HDMI 1080P@60Hz帧输出；
关于SDI的理论知识部分，可自行搜索一下，很多大佬讲得很详细，也可以参考我之前写的文章：点击查看：SDI解码详解

2、硬件电路解析

硬件电路连接如下：
在这里插入图片描述

SDI摄像头

我用到的SDI摄像头输出视频分辨率1080P@30Hz；根据不同相机有所区别；

Gv8601a单端转差

Gv8601a起到均衡 EQ 功能，这里选用Gv8601a是因为抄袭了Xilinx官方的板子，当然也可以用其他型号器件。

GTX解串

GTX负责解串，将原始SDI视频解为20位的并行数据，我的板子是K7，所以用GTX，如果是A7的板子则用GTP，这里使用GTX并没有调用IP，而是直接调用GTXE2_CHANNEL和GTXE2_COMMON源语，这一点可谓将Xilinx的GTX资源用到了极致水平，值得好好品读，其实调用IP无非也就是把调用源语变得界面化而已，直接调用源语或许理解更为深刻，这一点，在市面上的所谓FPGA教程里都学不到。

SDI解码

调用SMPTE-SDI IP核实现，GTX只是将高速串行数据解为了并行，但并没有解析SDI协议，SMPTE-SDI IP核则完成了SDI协议的解码，去掉了SDI协议中的数据包信息和控制信息，解析出有效的视频数据，详细的SMPTE-SDI IP核接口定义请参考官方的使用手册;

VGA时序恢复

此模块的作用就是解码恢复出hs、vs以及de信号，即恢复正常的VGA视频时序；
要恢复正常的VGA视频时序，首先得看懂下面这张图：
在这里插入图片描述
根据这张表即可恢复出图像时序，具体看代码，这里一两句话实在讲不清楚，如果要完全讲明白，写5本书都搓搓有余；

YUV转RGB

这里就简单了，YUV4:4:4转RGB8:8:8，几条公式和几行代码的事儿，属于低端操作；
至此，SDI解码过程就完成了，接下来就是图像输出过程；

图像输出

图像输出有两种通路
一种是无缓存直接输出，这种方式的优点是没有延迟，适用于做图传的项目，缺点是不能对图像进行其他处理了；
另一种是缓存输出，这种方式的优点是可以平衡和同步后端的接收，比如后端接收不过来时就可以缓存几帧再输出；另外，如果还需要对图像进行其他处理时也需要缓存，适用于做图像处理的项目，缺点是输出有延迟，根据设置可以延迟多帧，本设计是延迟3帧；
既然需求是多样的，所以我们直接做两个工程。

FDMA图像缓存

我常用的FDMA数据缓存架构，详情请参考我之前的文章：点击查看：FDMA图像缓存

HDMI输出

纯verilog代码实现HDMI发送，输出时序1920x1080P，输出帧率由输入HDMI时钟决定；
HDMI输出顶层接口如下：

module helai_hdmi_out(
	input         clk_hdmi     ,
	input         clk_hdmix5   ,
	input         reset_n      ,
	input         i_vga_hs     ,
	input         i_vga_vs     ,
	input         i_vga_de     ,	
    input  [23:0] i_vga_rgb    ,   
    output        o_hdmi_clk_p ,
    output        o_hdmi_clk_n ,
    output [2: 0] o_hdmi_data_p,
	output [2: 0] o_hdmi_data_n            
);

3、工程1详解：无缓存输出

开发板：Xilinx Kintex7开发板；
开发环境：Vivado2019.1；
输入：SDI摄像头，分辨率1080p@30帧；
输出：HDMI，分辨率1080p@30帧；
工程代码架构如下：
在这里插入图片描述
顶层源码如下：

module helai_sdi_decode_2023(
    input        I_SDI_2_N           ,
    input        I_SDI_2_P           ,		
    input        SDI_GTX_CLK_148_5_N ,	// MGT REFCLKs 148.5 MHz clock
    input        SDI_GTX_CLK_148_5_P ,    
    input        SDI_GTX_CLK_148_35_P,	// MGT REFCLKs 148.35 MHz clock
    input        SDI_GTX_CLK_148_35_N,
    output       HDMI_CLK_P          ,
    output       HDMI_CLK_N          ,
    output [2:0] HDMI_DATA_P         ,
    output [2:0] HDMI_DATA_N                    	
    );

wire        o_vout_clk      ;          
wire        o_vout_hs       ;          
wire        o_vout_vs       ;          
wire        o_vout_de       ;          
wire [23:0] o_vout_rgb      ;          
 
wire        clk_hdmi  ;
wire        clk_hdmix5;
wire        hdmi_rstn ;

helai_sdi_driver u_helai_sdi_driver(
    .I_SDI_2_N           (I_SDI_2_N           ),
    .I_SDI_2_P           (I_SDI_2_P           ),	
    .O_SDI_2_N           (),
    .O_SDI_2_P           (),	
    .SDI_GTX_CLK_148_5_N (SDI_GTX_CLK_148_5_N ),    // MGT REFCLKs 148.5 MHz clock
    .SDI_GTX_CLK_148_5_P (SDI_GTX_CLK_148_5_P ),    
    .SDI_GTX_CLK_148_35_P(SDI_GTX_CLK_148_35_P),   // MGT REFCLKs 148.35 MHz clock
    .SDI_GTX_CLK_148_35_N(SDI_GTX_CLK_148_35_N),
	.o_vout_clk          (o_vout_clk          ),
	.o_vout_hs           (o_vout_hs           ),
	.o_vout_vs           (o_vout_vs           ),
	.o_vout_de           (o_vout_de           ),
    .o_vout_rgb          (o_vout_rgb          )	
);

clk_wiz_1 clk_hdmi (
    .clk_hdmi(clk_hdmi),     // output clk_hdmi
    .clk_hdmi_clkx5(clk_hdmix5),     // output clk_hdmi_clkx5
    .locked(hdmi_rstn),       // output locked
    .clk_in1(o_vout_clk)	// input clk_in1
);      

helai_hdmi_out(
	.clk_hdmi     (clk_hdmi   ),
	.clk_hdmix5   (clk_hdmix5 ),
	.reset_n      (hdmi_rstn  ),
	.i_vga_hs     (o_vout_hs  ),
	.i_vga_vs     (o_vout_vs  ),
	.i_vga_de     (o_vout_de  ),	
    .i_vga_rgb    (o_vout_rgb ),   
    .o_hdmi_clk_p (HDMI_CLK_P ),
    .o_hdmi_clk_n (HDMI_CLK_N ),
    .o_hdmi_data_p(HDMI_DATA_P),
	.o_hdmi_data_n(HDMI_DATA_N)            
);
endmodule

资源消耗和功耗预估如下：
在这里插入图片描述

4、工程2详解：缓存3帧输出

开发板：Xilinx Kintex7开发板；
开发环境：Vivado2019.1；
输入：SDI摄像头，分辨率1080p@30帧；
输出：HDMI，分辨率1080p@60帧；
工程BD如下：
在这里插入图片描述
工程代码架构如下：
在这里插入图片描述
在这里插入图片描述
顶层源码如下：

module helai_sdi_decode_2023(
	input        clk_27m             ,
    input        I_SDI_2_N           ,
    input        I_SDI_2_P           ,		
    input        SDI_GTX_CLK_148_5_N ,	// MGT REFCLKs 148.5 MHz clock
    input        SDI_GTX_CLK_148_5_P ,    
    input        SDI_GTX_CLK_148_35_P,	// MGT REFCLKs 148.35 MHz clock
    input        SDI_GTX_CLK_148_35_N,
    input        i_uart_rx           , 	
	output       o_uart_tx           , 	
// DDR3	
	output [12:0]DDR3_0_addr         ,
	output [2:0] DDR3_0_ba           ,
	output       DDR3_0_cas_n        ,
	output [0:0] DDR3_0_ck_n         ,
	output [0:0] DDR3_0_ck_p         ,
	output [0:0] DDR3_0_cke          ,
	output [3:0] DDR3_0_dm           ,
	inout [31:0] DDR3_0_dq           ,
	inout [3:0]  DDR3_0_dqs_n        ,
	inout [3:0]  DDR3_0_dqs_p        ,
	output [0:0] DDR3_0_odt          ,
	output       DDR3_0_ras_n        ,
	output       DDR3_0_reset_n      ,
	output       DDR3_0_we_n         ,
	output       ddr3_ok             ,
// HDMI_OUT                          
    output       HDMI_CLK_P          ,
    output       HDMI_CLK_N          ,
    output [2:0] HDMI_DATA_P         ,
    output [2:0] HDMI_DATA_N                    	
    );

wire ui_clk_200m;
wire rst_n      ;

wire        ud_r_0_ud_rclk  ;
wire [31:0] ud_r_0_ud_rdata ;
wire 	    ud_r_0_ud_rde   ;
wire        ud_r_0_ud_rvs   ;
wire        ud_w_0_ud_wclk  ;
wire [31:0] ud_w_0_ud_wdata ;
wire        ud_w_0_ud_wde   ;
wire        ud_w_0_ud_wvs   ;

wire        o_vout_clk      ;          
wire        o_vout_hs       ;          
wire        o_vout_vs       ;          
wire        o_vout_de       ;          
wire [23:0] o_vout_rgb      ;          
 
wire        o_vga_hs ; 
wire        o_vga_vs ;   
wire        o_vga_de ;
wire [23:0] o_vga_rgb;  
wire [23:0] i_vga_rgb;  

wire        clk_hdmi  ;
wire        clk_hdmix5;
wire        hdmi_rstn ;

assign ud_r_0_ud_rclk  =clk_hdmi  ;
assign ud_r_0_ud_rde  = o_vga_de  ;
assign ud_r_0_ud_rvs  = o_vga_vs  ;	
assign i_vga_rgb      =ud_r_0_ud_rdata[23:0];

assign ud_w_0_ud_wclk  =o_vout_clk;	
assign ud_w_0_ud_wdata =o_vout_rgb;	
assign ud_w_0_ud_wde   =o_vout_de ;	
assign ud_w_0_ud_wvs   =o_vout_vs ;	
	
design_1 u_design_1 (
    .DDR3_0_addr    (DDR3_0_addr    ),
    .DDR3_0_ba      (DDR3_0_ba      ),
    .DDR3_0_cas_n   (DDR3_0_cas_n   ),
    .DDR3_0_ck_n    (DDR3_0_ck_n    ),
    .DDR3_0_ck_p    (DDR3_0_ck_p    ),
    .DDR3_0_cke     (DDR3_0_cke     ),
    .DDR3_0_dm      (DDR3_0_dm      ),
    .DDR3_0_dq      (DDR3_0_dq      ),
    .DDR3_0_dqs_n   (DDR3_0_dqs_n   ),
    .DDR3_0_dqs_p   (DDR3_0_dqs_p   ),
    .DDR3_0_odt     (DDR3_0_odt     ),
    .DDR3_0_ras_n   (DDR3_0_ras_n   ),
    .DDR3_0_reset_n (DDR3_0_reset_n ),
    .DDR3_0_we_n    (DDR3_0_we_n    ),
    .ddr3_ok        (ddr3_ok        ),	
    .clk_in1_0      (clk_27m        ),
    .ui_clk_0       (ui_clk_200m    ),
	.rst_n          (rst_n          ),
    .ud_r_0_ud_rclk (ud_r_0_ud_rclk ),
    .ud_r_0_ud_rdata(ud_r_0_ud_rdata),
    .ud_r_0_ud_rde  (ud_r_0_ud_rde  ),
    .ud_r_0_ud_rvs  (ud_r_0_ud_rvs  ),
    .ud_w_0_ud_wclk (ud_w_0_ud_wclk ),
    .ud_w_0_ud_wdata(ud_w_0_ud_wdata),
    .ud_w_0_ud_wde  (ud_w_0_ud_wde  ),
    .ud_w_0_ud_wvs  (ud_w_0_ud_wvs  )	
);	

helai_sdi_driver u_helai_sdi_driver(
    .I_SDI_2_N           (I_SDI_2_N           ),
    .I_SDI_2_P           (I_SDI_2_P           ),	
    .O_SDI_2_N           (),
    .O_SDI_2_P           (),	
    .SDI_GTX_CLK_148_5_N (SDI_GTX_CLK_148_5_N ),    // MGT REFCLKs 148.5 MHz clock
    .SDI_GTX_CLK_148_5_P (SDI_GTX_CLK_148_5_P ),    
    .SDI_GTX_CLK_148_35_P(SDI_GTX_CLK_148_35_P),   // MGT REFCLKs 148.35 MHz clock
    .SDI_GTX_CLK_148_35_N(SDI_GTX_CLK_148_35_N),
	.o_vout_clk          (o_vout_clk          ),
	.o_vout_hs           (o_vout_hs           ),
	.o_vout_vs           (o_vout_vs           ),
	.o_vout_de           (o_vout_de           ),
    .o_vout_rgb          (o_vout_rgb          )	
);

clk_wiz_1 clk_hdmi (
    .clk_hdmi(clk_hdmi),     // output clk_hdmi
    .clk_hdmi_clkx5(clk_hdmix5),     // output clk_hdmi_clkx5
    .locked(hdmi_rstn),       // output locked
    .clk_in1(o_vout_clk)	// input clk_in1
);      

video_timing_control vga(
	.i_clk  (clk_hdmi ),	
	.i_rst_n(hdmi_rstn), 
	.i_rgb  (i_vga_rgb),
	.o_hs   (o_vga_hs ),
	.o_vs   (o_vga_vs ),
	.o_de   (o_vga_de ),
	.o_rgb  (o_vga_rgb)
);

helai_hdmi_out(
	.clk_hdmi     (clk_hdmi   ),
	.clk_hdmix5   (clk_hdmix5 ),
	.reset_n      (hdmi_rstn  ),
	.i_vga_hs     (o_vga_hs   ),
	.i_vga_vs     (o_vga_vs   ),
	.i_vga_de     (o_vga_de   ),	
    .i_vga_rgb    (o_vga_rgb  ),   
    .o_hdmi_clk_p (HDMI_CLK_P ),
    .o_hdmi_clk_n (HDMI_CLK_N ),
    .o_hdmi_data_p(HDMI_DATA_P),
	.o_hdmi_data_n(HDMI_DATA_N)            
);
endmodule

FPGA逻辑资源消耗和功耗如下：
在这里插入图片描述

5、上板调试验证并演示

在这里插入图片描述
输出演示视频如下：

FPGA纯verilog解码SDI视频

6、福利：工程代码的获取

福利：工程代码的获取
代码太大，无法邮箱发送，以某度网盘链接方式发送，
资料获取方式1：私，或者文章末尾的V名片。
资料获取方式2：文章末尾的XX号，回复 001000
网盘资料如下：
在这里插入图片描述

本文内容由网友自发贡献，版权归原作者所有，本站不承担相应法律责任。如您发现有涉嫌抄袭侵权的内容，请联系:hwhale#tublm.com(使用前将#替换为@)

FPGA纯verilog解码SDI视频 纯逻辑资源实现 提供2套工程源码和技术支持 的相关文章

  • ros必备知识点8：ros之use_sim_time的使用

    这个参数当回放bag数据集是设置为true xff0c 此时说明系统使用的是仿真时间 xff0c 如果设置为false xff0c 则系统使用walltime 此参数可以通过launch文件中设置 xff0c 或者通过节点设置 launch

  • Apollo第二讲—apollo自动驾驶调试及仿真实践

    1 自动驾驶开发流程 1 1 数据分析 使用DreamView调试工具 云实验操作指南 xff08 1 xff09 云实验1 xff1a 使用Dreamview播放离线数据包 Apollo调试工具 1 xff09 内容概述 2 xff09

  • Apollo第五讲——Apollo定位模块

    1 定位的作用 1 xff08 xff09 定位和地图是一对孪生兄弟 获取当前地理位置信息 xff0c 通常在地图中进行记录和表示 提供车辆当前运动状态 xff1a 航向 速度 加速度 角速度等状态信息 xff08 2 xff09 地位的地

  • Apollo专项课——第一讲：交通灯检测

    1 问题引入与本节课重点学习打卡内容 2 Apollo决策功能的设计与实现 交规决策 xff1a 根据路径与红绿灯状态来决定是否生成虚拟墙 路径决策 路径边界 速度决策 planning模块运行流程 场景分类的例子 xff1a 车道跟随 x

  • Apollo最新升级后的感知框架介绍

    Apollo感知框架 1 Apollo视觉感知算法模块流程2 感知框架升级的内容 1 Apollo视觉感知算法模块流程 预处理 神经网络模型的训练 后处理 2 感知框架升级的内容 主要包括三方面 xff0c 如下所示 xff1a xff08

  • 采用u版的pytorchyolo3源码训练自己的数据集

    采用u版的pytorchyolo3源码训练自己的数据集 1 说明 最近一直在研究目标检测这一块的内容 在导师的建议下学习了yolov3目标检测算法 xff0c 想着既然学完了就要跑一边看看是啥样子的说干就干 本文采用的源码为https gi

  • 进程概念初始

    进程初识 进程 xff1a 进程对于用户来说进程就是一个运行中的程序 xff0c 就是一个编译好的二进制文件 站在我们程序员的角度上来看 xff0c 进程就是一些列指令运行的过程 xff0c 站到操作系统上来看 xff0c 就是分配系统资源

  • 常用的linux操作指令

    关机 系统的关机 重启以及登出 shutdown h now 关闭系统 init 0 关闭系统 telinit 0 关闭系统 shutdown h hours minutes amp 按预定时间关闭系统 shutdown c 取消按预定时间

  • TX2安装ROS系统成功记录

    TX2安装ROS系统成功记录 前言一 确认安装的ROS版本二 安装步骤1 设置sources list2 设置密钥3 安装4 环境配置4 安装构建功能包的依赖 三 测试总结 前言 因导师项目 xff0c 需要将在电脑上开发的算法移植到TX2

  • 实现js程序在vscode控制台输出的方法（看完方便多了）

    当我们想要写一段js代码时 xff0c 我们可能会在vscode中新建一个html文件 xff0c 然后再script标签下去编写js代码 xff0c 完了之后我们想要看看js打印输出的效果 xff0c 还会通过浏览器的 F12 去查看输出

  • 总结C++中取成员函数地址的几种方法

    总结C 43 43 中取成员函数地址的几种方法 这里 我整理了4种C 43 43 中取成员函数地址的方法 第1 2 4种整理于网上的方法 第3种cdecl cast是我自己想到的 其中 第4种 汇编 的方法不能在VC6上编译通过 推荐使用第

  • 移动程序后出现Cannot resolve symbol AppCompatActivity等错误

    移动android studio 程序包到不同电脑后 xff0c 出现Cannot resolve symbol AppCompatActivity等错误 xff0c 网上有说没有包含lib包 import android support

  • Gradle sync failed: Could not GET gradle-3.0.0-beta4.pom

    在不电脑间移动android工程项目时出现Gradle sync fail Could not resolve com android tools build gradle 3 0 0 beta4 以为是android studio版本的问

  • undefined reference to `dlopen' 等dlfcn.h类问题的另一种错误解决

    linux下或者android下编程经常遇到dlopen dlclose等未定义函数 xff0c 其实 只要我们链接上dl库就可以解决这个问题 xff0c 在makefile 加上 ldl选项 xff0c 便可以解决这个问题 很多文章都讲

  • openwrt交叉编译libffi zlib libiconv gettext glib gstreamer

    libffi 如果你是直接从git托管源构建libffi xff0c 那么configure还不存在 首先运行 autogen sh 这将要求您安装autoconf xff0c automake和libtool 您可能想要告诉configu

  • Python中链表、栈、队列、二叉树的封装

    Python中链表 栈 队列 二叉树的封装 1 链表的封装2 栈的封装3 队列4 二叉树的封装 1 链表的封装 链表是一种物理存储单元上非连续 非顺序的存储结构 xff0c 数据元素的逻辑顺序是通过链表中的指针链接次序实现的 链表由一系列结

  • 进程中产生僵尸和孤儿

    孤儿进程 父进程先于子进程结束 xff0c 则子进程成为孤儿进程 xff0c 子进程的父进程成为init进程 xff0c 称为init进程领养孤儿进程 孤儿进程其实对于操作系统来说是没有太大的危害 xff0c 在孤儿进程中父进程结束了之后

  • C++Primer Plus第6版&C Primer Plus第6版 中文版免费分享啦

    最近在学习C 43 43 xff0c 用的资料是师兄分享的经典书籍 C 43 43 Primer Plus第6版中文版 的PDF xff0c 自带书签 xff0c 使用很方便 但师兄说这个是他在网上花了积分才下载下来的 xff0c 这让我很

  • www服务器是什么

    WWW是一种服务 我们在浏览器的地址栏里输入的网站地址叫做URL Uniform Resource Locator xff0c 统一资源定位符 就像每家每户都有一个门牌地址一样 xff0c 每个网页也都有一个Internet地址 当你在浏览

  • 快速配置VSCode（Visual Studio Code） C/C++开发环境

    简介 VSCode只是一个纯文本编辑器 editor xff0c 不是IDE 集成开发环境 xff0c 不含编译器 compiler 和许多其他功能 xff0c 所以需要自己先搭建环境 但是对小白朋友来说 xff0c 面对一堆的环境变量操作

随机推荐

热门标签