《计算机组成原理实验》 单周期CPU
前言
这是中山大学2018年计算机组成原理实验中单周期CPU的实验报告，仿真与写板的内容暂略，所有源代码（包括写板）已经上传至我的github当中，欢迎大家访问。
github个人主页: https://starashzero.github.io
项目地址: https://github.com/StarashZero/Co-homework
一. 实验目的
- 掌握单周期CPU数据通路图的构成、原理及其设计方法；
- 掌握单周期CPU的实现方法，代码实现方法；
- 认识和掌握指令与CPU的关系；
- 掌握测试单周期CPU的方法。
二. 实验内容实验的具体内容与要求。
设计一个单周期 CPU，该 CPU 至少能实现以下指令功能操作。指令与格式如下：
==> 算术运算指令
- add rd , rs, rt
| 000000 |
rs(5 位) |
rt(5 位) |
rd(5 位) |
reserved |
功能：rd←rs + rt。reserved 为预留部分，即未用，一般填“0”。
2. sub rd , rs , rt
| 000001 |
rs(5 位) |
rt(5 位) |
rd(5 位) |
reserved |
功能：rd←rs - rt。
3. addiu rt , rs ,immediate
| 000010 |
rs(5 位) |
rt(5 位) |
immediate(16 位) |
功能：rt←rs + (sign-extend)immediate；immediate 符号扩展再参加“加”运算。
==> 逻辑运算指令
4. andi rt , rs ,immediate
| 010000 |
rs(5 位) |
rt(5 位) |
immediate(16 位) |
功能：rt←rs & (zero-extend)immediate；immediate 做“0”扩展再参加“与”运算。
5. and rd , rs , rt
| 010001 |
rs(5 位) |
rt(5 位) |
rd(5 位) |
reserved |
功能：rd←rs & rt；逻辑与运算。
6. ori rt , rs ,immediate
010010 rs(5 位) rt(5 位) immediate(16 位)
功能：rt←rs | (zero-extend)immediate；immediate 做“0”扩展再参加“或”运算。
7. or rd , rs , rt
| 010011 |
rs(5 位) |
rt(5 位) |
rd(5 位) |
reserved |
功能：rd←rs | rt；逻辑或运算。
==>移位指令
8. sll rd, rt,sa
| 011000 |
未用 |
rt(5 位) |
rd(5 位) |
sa(5 位) |
reserved |
功能：rd<－rt<<(zero-extend)sa，左移 sa 位 ，(zero-extend)sa。
==>比较指令
9. slti rt, rs,immediate 带符号数
| 011100 |
rs(5 位) |
rt(5 位) |
immediate(16 位) |
功能：if (rs< (sign-extend)immediate) rt =1 else rt=0, 具体请看表 2 ALU 运算功能表，带符号。
==> 存储器读/写指令
10. sw rt ,immediate(rs) 写存储器
| 100110 |
rs(5 位) |
rt(5 位) |
immediate(16 位) |
功能：memory[rs+ (sign-extend)immediate]←rt；immediate 符号扩展再相加。即将rt寄存器的内容保存到rs寄存器内容和立即数符号扩展后的数相加作为地址的内存单元中。
11. lw rt , immediate(rs) 读存储器
| 100111 |
rs(5 位) |
rt(5 位) |
immediate(16 位) |
功能：rt ← memory[rs + (sign-extend)immediate]；immediate 符号扩展再相加。
即读取 rs 寄存器内容和立即数符号扩展后的数相加作为地址的内存单元中的数，然后
保存到 rt 寄存器中。
==> 分支指令
12. beq rs,rt,immediate
| 110000 |
rs(5 位) |
rt(5 位) |
immediate(16 位) |
功能：if(rs=rt) pc←pc + 4 + (sign-extend)immediate <<2 else pc ←pc + 4
特别说明：immediate 是从 PC+4 地址开始和转移到的指令之间指令条数。immediate 符号扩展之后左移 2 位再相加。为什么要左移 2 位？由于跳转到的指令地址肯定是 4 的倍数（每条指令占 4 个字节），最低两位是“00”，因此将 immediate 放进指令码中的时候，是右移了 2 位的，也就是以上说的“指令之间指令条数”。
13. bne rs,rt,immediate
| 110001 |
rs(5 位) |
rt(5 位) |
immediate(16 位) |
功能：if(rs!=rt) pc←pc + 4 + (sign-extend)immediate <<2 else pc ←pc + 4
特别说明：与 beq 不同点是，不等时转移，相等时顺序执行。
14. bltz rs,immediate
| 110010 |
rs(5 位) |
00000 |
immediate(16 位) |
功能：if(rs<$zero) pc←pc + 4 + (sign-extend)immediate <<2 else pc ←pc + 4。
==>跳转指令
（15）j addr
功能：pc <－{(pc+4)[31:28],addr[27:2],2’b00}，无条件跳转。
说明：由于 MIPS32 的指令代码长度占 4 个字节，所以指令地址二进制数最低 2 位均为 0，将指令地址放进指令代码中时，可省掉！这样，除了最高 6 位操作码外，还有 26 位可用于存放地址，事实上，可存放 28 位地址，剩下最高 4 位由 pc+4 最高 4 位拼接上。
==> 停机指令
（16）halt
| 111111 |
00000000000000000000000000(26 位) |
功能：停机；不改变 PC 的值，PC 保持不变。
三. 实验原理
简述实验原理和方法，必须有数据通路图及相关图。
单周期 CPU 指的是一条指令的执行在一个时钟周期内完成，然后开始下一条指令的执行，即一条指令用一个时钟周期完成。电平从低到高变化的瞬间称为时钟上升沿，两个相邻时钟上升沿之间的时间间隔称为一个时钟周期。时钟周期一般也称振荡周期（如果晶振的输出没有经过分频就直接作为 CPU 的工作时钟，则时钟周期就等于振荡周期。若振荡周期经二分频后形成
时钟脉冲信号作为 CPU 的工作时钟，这样，时钟周期就是振荡周期的两倍。）
CPU 在处理指令时，一般需要经过以下几个步骤：
- 取指令(IF)：根据程序计数器 PC 中的指令地址，从存储器中取出一条指令，同时，
PC 根据指令字长度自动递增产生下一条指令所需要的指令地址，但遇到“地址转移”指令时，则控制器把“转移地址”送入 PC，当然得到的“地址”需要
