【原创】【硬件电路】AltiumDesigner18规则检查含义

2023-10-30

文章首发于同名微信公众号:DigCore

欢迎关注同名微信公众号:DigCore,及时获取最新技术博文。

Layout时最常用的错误检查,这需要在布局布线前做好规则设置,所谓磨刀不误砍柴工,尤其是在Layout时,如果违反规则,就会亮起绿色,项目规模较大的时候特别影响视觉。

执行规则检查后,检查的结果会按下表依次列出:

以上的规则检查项对应的中文翻译、具体的规则设置、约束的具体PCB内容讲解如下:

1. Clearance Constraint (Gap=10mil) (All),(All)

间隙约束,也就是约束PCB中的电气间距,比如阻容各类元件的焊盘间距小于规则中的设定值,即报警。

如下图中的走线与焊盘、铜皮、文本字符(DigCore)之间的距离,不同网络的两个焊盘之间的间距小于10mil,这样容易存在焊接过程中的接触短路风险:

具体设置规则的方式:

该规则可以设置不同类型电气组件的间距约束值,如上图的表中,可以分别设置走线(Track)、贴片焊盘(SMD Pad)、通孔焊盘(TH Pad)、过孔(Via)、覆铜(Copper)、丝印字符(Text)、孔(Hole),这些两两之间的间距都可以设置约束值。

注:通孔焊盘是元件的引脚,打通PCB板并且孔周围有焊盘;过孔是布线时需要切换板层时靠过孔来穿透,过孔一般是全部被阻焊油覆盖的;孔则可以认为是通孔焊盘、过孔这些东西中间的孔,或者是机械孔,也就是被打穿后空掉的部分就是Hole。

 

 

2. Short-Circuit Constraint (Allowed=No) (All),(All)

短路约束,即禁止不同网络的电气相接触。

比如下图中的C4、C5两个电容,其中的两个焊盘电源和GND已经完全接触,这是不允许的。

 

短路的位置,执行约束规则检查后如下图:

该约束默认都是已经给设置了的,保持默认即可。

 

 

3. Un-Routed Net Constraint ( (All) )

未布线网络。

有时候板子元件数量巨大,很多网络焊盘可能是叠层放置,靠得很近,肉眼十五分确定是否已布线,即使AD有飞线显示功能(View->Connections->Show Net)如果挨得元可以明显看到一条细细的飞线,如下图: 

可如果挨得很近,甚至是不同层的时候,两个焊盘却在同一坐标位置,飞线将会是一个“点”的形状,如下图C2和R8的Pin1是同网络,飞线显示也就一个点,完全看不到未连接的状态:

因此利用该检查项快速定位到未布线的网络和具体坐标位置。

 

 

4. Modified Polygon (Allow modified: No), (Allow shelved: No)

多边形覆铜调整未更新。

这项检查是放置在电源分割、模拟地数字地分割时候,调整了分割范围、边框外形而未更新覆铜。

如下图,正常覆铜后:

而如果手动调整覆铜的外轮廓或者形状,则会有如下的报错:

这个错误还是比较明显能够肉眼察觉,出现此错误时,执行菜单Tools->Polygon Pours->Repour Selected,对已选择的错误覆铜执行重新覆铜,或者选择Repour All对整个PCB的覆铜区域全部重新覆铜:

 

5. Width Constraint (Min=6mil) (Max=100mil) (Preferred=6mil) (All)

布线线宽约束。

线宽的约束体现在电源走线是需要考虑电流大小、PCB制板厂的最小线宽工艺,这些需要做最小线宽的约束设置;而有些信号线需要考虑阻抗要求、差分信号要求,或者一些BGA的扇出布线,这些需要做最大线宽的约束设置。

设置方法如下:

对不同类型的网络进行分别设置的好处是,在Layout的时候,调出布线功能是,软件自动匹配规则中的线宽对应当前正在布线的网络。

 

 

6. Power Plane Connect Rule(Relief Connect )(Expansion=20mil) (Conductor Width=10mil) (Air Gap=10mil) (Entries=4) (All)

电源平面连接规则。

此项检查常用于多层板项目中。主要设置覆铜时候铜皮和焊盘管脚连接方式、距离等参数。

 

7. Hole Size Constraint (Min=11.811mil) (Max=196.85mil) (All)

孔大小约束。这个参数主要是影响到PCB制板厂对钻孔工艺,对于设置太小或者太大的孔,制板厂未必会有这么细的钻头或者这么精准的工艺,同时也未必有太大的钻头,毕竟这是控制精细的东西,不是给毛坯房钻孔装修。

该参数的设置方式如下图:

 

 

8. Hole To Hole Clearance (Gap=10mil) (All),(All)

孔到孔之间的间距约束规则。

有时候元器件的封装有固定孔,而与另一层的元件的固定孔距离太近,从而报错。

如下图中,TF卡座的定位孔与背面的贴片按键固定孔距离太近,出现违反规则的警告:

 

 

9. Minimum Solder Mask Sliver (Gap=5mil) (All),(All)

最小阻焊间隙。

一般的在焊盘周围都会包裹着阻焊层,组焊层存在的目的是生成工艺中,阻焊油、绿油的开窗范围。如下图中的D1两个焊盘,周围的紫色外框就是阻焊层,而与下边一个焊盘的组焊层距离小于9mil,而报警。

最小阻焊间隙的设置如下图:

 

 

10. Silk To Solder Mask (Clearance=4mil) (IsPad),(All)

丝印到阻焊距离。

如下图,丝印时一条在Topoverlay的导线(制板后,该丝印是在PCB板表面的,一般白色),与阻焊层距离太近。

此设置时软件默认值10mil,设置方法如下图:

 

 

11. Silk to Silk (Clearance=5mil) (All),(All)

丝印与丝印间距。

这个是同一层丝印之间的距离规则。这个经过一般是在布局后报警数量最多的,因为布局后如果没有及时调整位号丝印的位置,一般都是各种旋转之后,位号丝印字会叠放在了别的器件焊盘上,这个时候报警最多。

如下图,布局时R5的位号丝印叠放在了R6的Pin1焊盘上,此时R6的丝印边框和R5的位号丝印重叠,这个如果不关注,制板时候,同时R5的位号丝印就会被R6的焊盘给裁剪掉,而看不到R5的位号丝印。

丝印与丝印间距的设置方式如下:

 

 

12. Net Antennae (Tolerance=0mil) (All)

网络天线。

这个规则的是指某些网络如果走线走到一半,并且走线长度超过设定值,而没有另一头接应,就形成天线效应。

如下图中的R6电阻的Pin2管脚,多出一根线而未走完或者本该不再走线,这样就致使天线效应的警报。

天线效应规则约束,可以设定走线长度阈值,并且超过此阈值则认为存在天线效应风险而产生警告:

 

 

13. Height Constraint (Min=0mil) (Max=1000mil) (Prefered=500mil) (All)

高度约束。

设定元器件的高度,从元器件所在的层算起。

 

更多技术干货分享,敬请关注微信公众号:DigCore

或者扫码关注公众号

本文内容由网友自发贡献,版权归原作者所有,本站不承担相应法律责任。如您发现有涉嫌抄袭侵权的内容,请联系:hwhale#tublm.com(使用前将#替换为@)

【原创】【硬件电路】AltiumDesigner18规则检查含义 的相关文章

  • Cadence Allegro PCB设计88问解析(三十) 之 Allegro中 PCB的3D模型导出

    一个学习信号完整性仿真的layout工程师 在进行PCB投板之前 往往需要将PCB的结构发给结构的同事确认 一般会导出DXF和EMN文件 或者导出3D模型 3D模型包含版型 器件的实际3D模型等等 可以比较直观的看到PCB板上的器件情况 下
  • AD17无法导出外形层gerber文件

    近日在工作的时候发现Keep OUT层导出的gerber文件 后缀为 GKO 中无内容 导致板厂加工时发现无外形层 发现原因 板子外框线我是在Keep OUT层画的 双击线条发现Keepout选项被勾选 当我把其中一条线条的Keepout选
  • 一直没懂PCB叠层设计,直到看见这篇文章......

    总的来说叠层设计主要要遵从两个规矩 每个走线层都必须有一个邻近的参考层 电源或地层 邻近的主电源层和地层要保持最小间距 以提供较大的耦合电容 下面列出从两层板到八层板的叠层来进行示例讲解 一 单面PCB板和双面PCB板的叠层 对于两层板来说
  • PCB设计_Via过孔和PAD焊盘

    PCB的四周一般会设计增加机械孔用于固定PCB板 增加整体结构的稳定 但是机械孔的设计往往在新手的设计中会出现许多问题 而且DFM检查还不一定可以检查出来 那么针对机械孔 金属化和非金属化 两种的设计 下面将会讨论 1 金属化机械孔 这里不
  • PCB表面处理方式详解

    上一篇文章中介绍了关于PCB设计中的常用基本概念 那么本篇文章就挑选其中的第三点 表面处理 给大家展开说一说 顺便也自我温习一下 什么是表面处理 由于铜长期与空气接触会使得铜氧化 所以我们需要在PCB表面做一些处理 这样才可以保证PCB板的
  • STC15单片机实战项目 - PCB设计

    PCB设计 一 设计文件链接 1 PADS9 5格式PCB设计文件 gt Project STC15 V1 0 pcb 2 AltiumDesigner格式PCB设计文件 gt Project STC15 V1 0 PcbDoc 二 获取开
  • altium Designer22 AD22 CAD电子绘图员三级知识点操作说明

    文章目录 AD22 一 解决局域网中多台电脑冲突 禁用license的网络功能 二 添加库文件 三 库的使用 四 库绘制 1 原理图库绘制 2 PCB封装库绘制 五 动态标题栏 六 原理图模板的使用 七 层次电路图设计 1 在母图上放置页面
  • Allegro导入网表报错

    文章首发于同名微信公众号 DigCore 欢迎关注同名微信公众号 DigCore 及时获取最新技术博文 E SPMHGE 82 Pin numbers do not match between symbol and component Ru
  • Altium Designer 16 放置PCB禁止布线层步骤

    放置PCB禁止布线层步骤 菜单栏中的Place gt 子菜单项Keepout gt 有几种设置模式一般选用Track 直线绘制 添加以后绘制线图不能超过禁止布线层所圈出的范围
  • 行业首发!《硬件工程师进阶武器库》免费赠送!限量2000份,送完不补!

    对于刚入硬件行业的3 5年工程师来说 如果能有一个好的师傅引路 那是最好不过的了 但是往往大神很少 能够愿意倾囊相授的也难遇到 如果在这个阶段 能够找到行业中top级企业内部的学习资料 或者高阶的技能图谱 或者行业大神的学习教程等等 就能够
  • PCB信号集中换层

    一 信号集中换层 会引起信号参考平面的改变 因此会造成信号回流路径的不连续 因此应该尽量避免信号的集中换层 能在同一层走线就不要进行换层走线 这样可以最大程度减小信号的回路面积 减少EMI问题 重要思想 在低速电路中 信号沿着电阻最小的路径
  • PCB元件创建

    目录 一 创建元件基本流程 1 1 创建一个原理图库 1 2 创建元件 1 3绘制 1 4放置管脚 二 元件创建 2 1电容类元件创建 2 2 电感类元件 2 3 电阻类元件 2 4LED元件 2 5按键元件 2 6芯片类元件创建 2 6
  • PCB是什么?你真的足够了解PCB吗?

    在电子行业有一个关键的部件叫做PCB printed circuit board 印刷电路板 这是一个太基础的部件 导致很多人都很难解释到底什么是PCB 这篇文章将会详细解释PCB的构成 以及在PCB的领域里面常用的一些术语 在接下来的几页
  • PCB电路板上各种标志的含义

    目录 一 PCB电路板上各种标志的含义 1 防静电标志 2 WEEE标志 3 国内认证 4 全球认证 5 北美认证 6 欧盟认证 7 韩国认证 8 日本认证 9 澳大利亚认证 一 PCB电路板上各种标志的含义 链接 PCB电路板上各种标志的
  • Cadence Allegro PCB设计88问解析(十一) 之 Allegro中文件自动保存时间设置

    一个学习信号完整性的layout工程师 大家在设计图纸或者编辑文档时 最常点击的应该就是保存图标了 谁也不想因为软件闪退 电脑断电等情况 我们的劳动成果就白白的消失了 在我们用Allegro进行PCB设计 就会有一个自动保存的功能 每隔一段
  • Cadence Allegro PCB设计88问解析(九) 之 Allegro中封装(footprint)3D模型添加

    一个学习信号完整性的layout工程师 今天整理下PCB封装的3D 模型添加 此步骤并不是所有的公司使用 因为我们平常给器件添加一个实际的高度 就已经OK了 只不过我们在看整版的3D模型是 每个器件都是方方正正的 不太美观 所以有的人要求完
  • PCB设计小结

    PCB设计小结 1 给所有元器件编号 快捷键T A A 2 pcb中旋转 3 对齐 pcb中快捷键A 一般是右对齐 底对齐 保存间距 4 CTRL Z键撤销无效 点击撤销按钮也无效 保存重启软件就可以了 5 测距 ctrl m 6自动布线
  • 立创EDA(专业版)画PCB怎么开窗?

    阻焊层是开窗 助焊层是开钢网用的 大概的步骤 1 选择图层 顶层阻焊层 如果是想在顶层开窗 2 画个矩形框框 3 右击点击属性 选择顶层阻焊 4 利用3D PCB 观察 如果选择区域和有类似焊盘上的没有覆膜的管脚的那个黄铜的部分 成功了
  • 公司PCB设计需要外包,需要准备哪些资料给PCB设计公司呢?

    现阶段许多公司仍然是让硬件工程师来进行PCB设计和方案开发 除开这些 硬件工程师还要做更多的专业工作 这样势必会使产品上市的时间大大延长 而且现在随着高速数字电子技术的发展 对高速PCB设计的要求也越高 信号完整性仿真分析 nbsp 时序分
  • 公司PCB设计需要外包,需要准备哪些资料给PCB设计公司呢?

    现阶段许多公司仍然是让硬件工程师来进行PCB设计和方案开发 除开这些 硬件工程师还要做更多的专业工作 这样势必会使产品上市的时间大大延长 而且现在随着高速数字电子技术的发展 对高速PCB设计的要求也越高 信号完整性仿真分析 nbsp 时序分

随机推荐

  • 动态规划法求解编辑距离问题

    问题描述 设A和B是两个字符串 现在要用最少的字符操作次数 将字符串A转换为字符串B 这里所说的字符操作共有3种 1 删除一个字符 2 插入一个字符 3 将一个字符替换另一个字符 例如 A sfdqxbw B gfdgw 结果为4 问题求解
  • STM32超声波模块测距

    特别注意 单独t link只能提供3 3v电压 模块接5v电压只能收到3 3V 供电的时候请接上micro口 模块介绍 HC SR04超声波模块可提供2cm 400cm的距离感测功能 测量精度可以达到3mm 通过声音340m s t 2可以
  • TCP3次握手连接协议和4次握手断开连接协议

    TCP IP 状态机 如下图所示 在TCP IP协议中 TCP协议提供可靠的连接服务 采用三次握手建立一个连接 如图1所示 SYN包表示标志位syn 1 ACK包表示标志位ack 1 SYN ACK包表示标志位syn 1 ack 1 1 第
  • 关于stm32f429的MDA2D的M2M模式

    LTDC的使用问题 可参考官方例程的配置 需要注意的是 它只是一个LCD控制器 需要定义缓存的地址 可以设置在flash里 但是不便于操作 一般还是建议设置外部SDRAM里 LTDC中DMA2D的使用问题 429中LTDC的2D加速功能还比
  • 记Tomcat删除war包问题

    由于不清楚tomcat部署原理 误认为tomcat部署完成之后 可以把war删除 然后以后每次部署 只需要增量部署就行了 然后还怕由于war包的存在 增量部署的内容会被覆盖掉 不清楚war包什么时候会自动重新部署 于是 rm rf mm w
  • Python将.py文件打包成.exe可执行文件

    1 安装Pyinstaller库 pip install pyinstaller 2 在 py文件的所在文件夹Shift 右键 打开后输入pyinstaller F 要打包的文件名称 例如Mqtt py F参数表示覆盖打包 如果有旧的会覆盖
  • [电路设计]按键方案

    电路设计 按键方案 本文记录和介绍几种按键解决方案 包括普通按键 按键编码电路 ADC按键的工作原理 1 普通按键 一般使用的按键原理图如下图所示 由按键 上拉电阻和消抖滤波电容组成 按键断开时 K e y I i n
  • 级数求和公式

    级数求和公式是用于求解有限的或无限的等差 等比数列的总和 它的一般形式为 Sn a1 a2 a3 an 其中 a1 为该级数的首项 an 为该级数的末项 Sn 表示该级数的和 1 如果是有限等差数列 其求和公式为 Sn n a1 an 2
  • Spring Cloud Eureka注册中心组件搭建

    第一步 Idea 新建spring boot项目 选中Cloud 中 Eureka Server 第二部 配置文件 将application application 后缀改为application yml 也可以不修改 我是用的yml 粘贴
  • 计算机指令格式

    计算机的指令格式与机器的字长 存储器的容量及指令的功能都有很大的关系 从便于程序设计 增加基本操作并行性 提高指令功能的角度来看 指令中应包含多种信息 但在有些指令中 由于部分信息可能无用 这将浪费指令所占的存储空间 并增加了访存次数 也许
  • idea中处理依赖注入爆红问题

    1 这是idea里的编译异常 这里会出现依赖注入爆红的情况 有以下两种方式 1 1 方式一 在进行注入的时候 并没有UserMapper这个接口 所以爆异常 解决方式 需要创建一个UserMapper接口并交给Spring容器管理 1 2
  • 【转】伺服电机三环控制的原理(位置环,运动环,电流环)

    运动伺服一般都是三环控制系统 从内到外依次是电流环速度环位置环 1 首先电流环 电流环的输入是速度环PID调节后的那个输出 我们称为 电流环给定 吧 然后呢就是电流环的这个给定和 电流环的反馈 值进行比较后的差值在电流环内做PID调节输出给
  • 剑指offer(C++版本)

    剑指offer c 版本 二维数组查找 替换空格 从尾到头打印链表 重建二叉树 用两个栈实现队列 旋转数组的最小数字 斐波那契数列 跳台阶 矩阵覆盖 二进制1的个数 数值的整数次方 调整数组顺序使奇数位于偶数前面 链表中倒数第k个结点 反转
  • 【ANN预测】基于遗传算法优化 ANN附matlab代码

    作者简介 热爱科研的Matlab仿真开发者 修心和技术同步精进 matlab项目合作可私信 个人主页 Matlab科研工作室 个人信条 格物致知 更多Matlab仿真内容点击 智能优化算法 神经网络预测 雷达通信 无线传感器 电力系统 信号
  • qt在windows下交叉编译arm架构程序

    1
  • 《Kubernetes部署篇:Ubuntu20.04基于二进制安装安装kubeadm、kubelet和kubectl》

    一 背景 由于客户网络处于专网环境下 使用kubeadm工具安装K8S集群 由于无法连通互联网 所有无法使用apt工具安装kubeadm kubelet kubectl 当然你也可以使用apt get工具在一台能够连通互联网环境的服务器上下
  • 单淘汰赛制两队相遇算法

    对于这种单循环赛制acm也是常遇到这样的题那么 对于这样的比赛我们要怎么模拟所有的可能是一个问题 我们如何判断两个队在某一轮是否会遇到呢 我们其实可以利用二进制的性质 设某一轮比赛为i 求j和k两只队伍是否能比赛 下面我们用二进制来表示队伍
  • vp8-vp9-ivf文件格式

    经常遇到ivf格式 下面看看它的头 typedef struct ivf header 0 3 固定的 DKIF 字符串 4 5 version 应该为0 6 7 header的字节长度 8 11 编码器的FourCC e g VP80 1
  • 在内嵌窗口中调用父窗口的javascript代码

    noname1 html noname2 html
  • 【原创】【硬件电路】AltiumDesigner18规则检查含义

    文章首发于同名微信公众号 DigCore 欢迎关注同名微信公众号 DigCore 及时获取最新技术博文 Layout时最常用的错误检查 这需要在布局布线前做好规则设置 所谓磨刀不误砍柴工 尤其是在Layout时 如果违反规则 就会亮起绿色