乒乓操作用于数据流控制的处理技巧。
在两个功能块（function block）对接时，由于瞬时数据率的差异（如block A的写数据频率为200Mhz，而block B的读数据频率为50Mhz），或数据顺序的差异（如block A发送的数据为顺序发送，block B接收数据的顺序为逆序接收，即从最后一个字节开始接收）等原因，导致这两个模块不能同时工作。为了提高电路的数据处理效能，可以用ping-pong buffer结构连接这两个模块，让它们能够同时工作，本质上也是用面积换速度的思想。
如下图，假设block A和block B以相同的时钟频率分别对SPRAM进行数据的读写操作。若只有一个SPRAM，由于其特性在任意时刻只能进行读或写，不能同时进行，所以block A和block B在任意时刻总有一方是空闲状态。在这种情况下，也可以通过将SPRAM换成双口RAM同时实现读写操作，但是如果block B的功能要求其必须从block A的最后一个数据开始接收，那么即使换成双口RAM后显然也需要等待。
而在加入两个buffer后，模块A、B轮流对两个buffer进行读、写，这样这两个模块就能同时工作了。如下，block A先往其中的一个SPRAM中写入数据，写完后block B从中将数据读出，同时block A又开始向另一个SPRAM中写入数据。这样，只有在第一段block A写数据的时间内，block B是空闲状态，其它时间内，两个模块都是同时工作的。
乒乓操作可以看成是另一种形式的流水线技术，不同的是，在两个block之间使用的是两个或者多个的buffer进行切割，是function block级的pipeline。而传统的pipeline是使用寄存器对组合逻辑进行切割，是cycle级的操作。
通常情况下，A与B的读写速率是不同的。如A的写速率为50MHz，而B的读速率为200MHz。如果还用上述的方法，单纯地插入两个buffer，会导致block A还没将第二个SPRAM写完，block B就要开始读第二个SPRAM中的数据了。
这种情况下，可以用wptr/rptr指针来控制A/B的操作速率，类似于FIFO的空满判断指针。
B通过wptr与rptr的比较，得知某个SPRAM中的数据已经准备好，然后才将其读出。而A得到某个SPRAM的数据为空时，就往里面写数据，这样就解决了速率不匹配的问题。
刚才讨论的仅仅是两个block之间的连接。当有多个function block进行连接时，可以在每两级之间插入一个ping-pong buffer结构，将它们一级一级连接起来，如下图所示。
当block A和block B之间的速率差较高时，可以使用多个buffer构成的ping-pong结构，如下图所示。
