前言：最近备研学习计算机组成原理的一些笔记，记得比较仓促，仅供个人参考，等明年会仔细结合自己的一些看法加以改进。如有不足之处，还请多多指教。
输入输出系统的组成：
输入输出系统的功能：
外设的分类：
基本输入输出技术：
控制地址数据总线
总线设备：
按连接层次分类：
按数据位数分类：
按用法分类：
总线的特性：
总线的性能指标：
单总线结构
多总线结构
计算机系统功能的实现：两类操作相互配合。
总线上进行一次传输的过程：
数据传输的基本方式：
同步通信方式
优点：速度快，接口逻辑简单。
缺点：
异步通信方式
主方：启动一个总线周期
从方：响应主方的请求
多处理器系统，各CPU模块的总线请求：公平I/O模块的总线请求：优先级。
总线仲裁(Bus Arbitration)：用来决定哪个主设备可以使用总线的选择机制。
按照总线仲裁电路位置不同，仲裁方式可分为：
特点：使用总线的优先次序完全由“总线可用”线所接部件的物理位置来决定，离总线控制器越近的部件其优先级越高。
优点
缺点
优点
缺点
优点
缺点
以太网总线：冲突检测分布式仲裁方案
Futurebus+总线：并行竞争分布式仲裁方案
典型的系统总线（内总线）
典型的通信总线（外总线）
输入输出系统的构成：
I/O接口的作用：I/O设备 <–>总线
程序员看到的I/O接口：接口内部可读写的寄存器或缓冲器。
典型的I/O接口模型：
I/O地址的两种编码方式：
简单的I/O设备：接口芯片，地址译码
复杂的I/O设备：I/O控制器
输入输出技术：
I/O接口中要有状态寄存器，记录I/O设备的工作状态。
查询设备状态由CPU执行指令实现。
数据传输操作由CPU执行指令实现。
程序查询方式的限制：
中断：
中断：中断源在需要得到CPU服务时，请求CPU暂停现行工作转向为中断源服务，服务完成后，再让CPU回到原工作状态继续完成被打断的工作。
被中断的程序重新运行时必须处于和被中断前完全相同的状态。
中断源：引起中断发生的源头。
中断实现过程注意：中断要在中断周期产生，而中断周期处于最后一个指令周期，所以指令n执行完毕后，才会进入中断。中断返回时才从指令n+1开始。
而异常可以在任何一个阶段产生。
中断响应时间：从发中断请求，到进入中断服务程序所需的时间。
基本原则
中断优先级控制：
【例】
【解】
硬件设计
软件设计
中断的用途
中断的开销
【例】某中断系统响应中断需要50ns，执行中断处理程序至少需要150ns，其中有60ns用于软件额外开销。那么，该系统的中断频率最大是多少？中断额外开销时间占中断时间的比例是多少？有一个字节设备，数据传输率为10MB/s，如果以中断方式且每次中断传送一个数据，那么该系统能实现这个传输要求吗？
【解】
∵ 最短的中断间隔时间＝最短的中断时间＝50+150＝200(ns)
∴ 最大的中断频率=1/200ns=5×106(次/s)
中断额外开销时间＝中断系统响应时间＋软件额外开销
＝50＋60＝110(ns)
中断额外开销时间占中断时间的比例＝110/200＝55%
∵ 设备数据传输率为10MB/s，
即传输数据的间隔时间＝0.1μs＜最短的中断间隔时间，
∴ 该系统不能实现这个传输要求。
DMA就是要使得一个硬件子系统来直接访问系统内存，并且不占用CPU的运算能力把CPU解放出来。
DMA传输过程：
DMA中断可以在任何一个执行周期相应(普通中断需要等到执行到中断周期才能被响应)。
DMA与中断的比较
记住DMA不占用CPU。
可看出，使用DMA时CPU使用效率更高。
DMAC与CPU的总线控制权交换方式
DMAC的数据传输模式
【例】
一般要求DMA连接的I/O设备应是快速的，如视频接收器和硬盘。已知视频接收器在0.02s接收512×512B，硬盘的位密度50kb/英寸、转速7200转/分、磁道半径(内道)0.9英寸，试计算视频接收器和硬盘的数据传输率。
【解】
视频接收器的传输率 = (512 × 512B) / (2 × 10(−2)s) ≈ 13.1MBps
硬盘的传输率 = (50
