华大单片机HC32L130 / HC32L136 / HC32F030 系列硬件开发指南

适用对象

摘要

本篇应用笔记主要介绍基于 HC32L130 / HC32L136 / HC32F030 系列芯片的外围硬件设计，包含电源、GPIO、晶振、UART、SWD、I2C、器件封装、LCD外接电路、最小系统参考硬件设计等内容。
注意：
－ 本应用笔记为 HC32L130 / HC32L136 / HC32F030系列的应用补充材料，不能代替用户手册，具体功能及寄存器的操作等相关事项请以用户手册为准。

应用电路（最小系统，仅供参考）

基于华大系列芯片 HC32L130 / HC32L136 / HC32F030 中的 HC32L136K8TA，下面推荐了一种最小系统应用电路图，如下：

注意：
– AVCC 与 DVCC 电压必须相同。
– 每组电源都需要一组去耦电容，去耦电容尽量靠近相应电源引脚。

电源

基于华大芯片 HC32L130 / HC32L136 / HC32F030进行电路设计时，每组电源（DVCC/AVCC）都需要一个去耦电容 4.7uF和一个旁路电容 0.1uF，PCB 布局时，电容尽量靠近相应电源引脚。
芯片的 VCAP 引脚：LDO内核供电输出 Pin（仅限内部电路使用，需外接 1.0uF + 100nF的去耦电容）；不能在外部连接任何负载。
所有的电源(DVCC/AVCC)和地(DVSS/AVSS)引脚必须始终 连接到外部允许范围内的供电系统上 。

MCU工作电压范围：1.8V≤DVCC/AVCC ≤5.5V。
建议使用同一的电源为 DVCC 和 AVCC 供电。

复位电路

进行芯片硬件电路设计时，请在 RESETB 引脚和地（DVSS）之间接电容，与上拉电阻形成RC 迟延电路；应用中如果不使用 RESETB，必须将 RESETB 通过电阻（推荐 4.7K）上拉到DVCC。

BOOT0 (模式)PIN

在正常情况下，外围电路必须通过电阻（推荐 10KΩ）将 BOOT0 Pin (PD03/ BOOT0)下拉到GND。
在芯片 Power Reset 或硬件 Reset 的状态下，BOOT0 (PD03)为高电平时，芯片进入在线编程模式（如加上跳帽使开关闭合，BOOT0 Pin置位于高电平），通过上位机可以进行在线编程；BOOT0 (PD03)为低电平时，芯片进入用户模式。
PD03/ BOOT0用户可用作输入端口，但是在 NRST有效期间（即 RESETB 为低电平期间）必须保持低电平，否则 NRST解除后（即 RESETB变为高电平），芯片会误进入在线编程模式（Boot）。

GPIO

MCU的 GPIO是通过 CMOS 的 PMOS 输出高电平，NMOS 输出低电平。内部上拉电阻也是一个 PMOS，引脚输出时，PMOS 或 NMOS工作在线性区域，其等效导通电阻随着 MCU的VCC 变化而变化。到 MCU工作下限电压附近时，其导通电阻会急剧变化，表象上看就是驱
动能力急剧下降，上拉电阻也变大。

• HC32L130 / HC32L136系列有 56个数字通用输入输出端口 PA[15:0], PB[15:0], PC[15:0],PD[7:0]。模拟模块 ADC/VC/LVD/LCD 的输入输出信号、各功能模块（如 SPI，UART，I2C，Timer等）的输入输出信号以及测试调试功能的输入输出信号都可以和数字通用输入输出端口复用。
• GPIO每个端口都可以配置成内部拉高(pull up)/拉低(pull down)的输入、高阻输入（floating input）、推挽输出(CMOS output)、开漏输出(open drain output)、增强驱动能力输出。芯片复位后端口为高阻输入，目的是防止芯片被异常复位时，对外部器件产生异常动作。但为了避免高阻输入而产生的漏电，用户要在芯片启动之后对端口进行相应的配置（配置成内部拉高/拉低输入或者输出）。
• 数字端口被配置成模拟端口后，数字功能被隔离，不能输出数字“1”和“0”，CPU 读取端口输入值寄存器的结果为“0”。
• 每个数字端口被配置为输入时，都可以提供外部中断，中断类型可以配置成高电平触发、低电平触发、上升沿触发、下降沿触发 4种。

晶振电路设计

电路设计

高速外部时钟(XTH)可以使用一个 4~32MHz的晶体/陶瓷谐振器构成的振荡器产生。两个引脚都有负载电容，在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数（频率、封装、精度等），请咨询相应的生产厂商。

低速外部时钟(XTL)可以使用一个 32.768KHz的晶体/陶瓷谐振器构成的振荡器产生。两个引脚都有负载电容。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数(频率、封装、精度等)，请咨询相应的生产厂商。

注意：

• 在阅读晶振厂商的提供的 datasheet 时，参数负载电容 CL（Load capacitance），是指电路中跨接晶体两端的总的有效电容，不是晶振外接的匹配电容；另外，在计算晶振电路的匹配电容值时，还需要把晶振电路 PCB 的 layout走线到地的寄生电容考虑进去。、
• 芯片内已集成反馈电阻 R0。
• 阻尼电阻 R1阻值的调试方法请参见后续晶振应用笔记。

电路 layout

• 摆放外部晶振单元和负载电容时，应尽可能靠近芯片端。
• 外部晶振信号线走线应尽量短。走线宽度不要太细，最细也不要低于芯片 pin的宽度。
• 在晶振局部电路相邻层 layer，应该有一个完整的覆地。
• 应该在外部晶振周边用地线做保护隔离环（guard ring），地环线需要充分接地（多过地孔），减少外部晶振信号与其他信号之间的相互窜扰。
• 晶振电路要注意局部信号干净，力避外部干扰。在晶振电路附近或相邻 layer层尽量不要走线，尤其不允许走高速线、电源线、时钟线等。
  下面给出了实际 layout 设计的示意图，供参考：
  
  

接口电路设计介绍

I2C 接口电路设计

基于芯片进行 I2C 接口设计时，建议 I2C_SCL/I2C_SDA信号线接 1KΩ上拉电阻接电源。使用者可以根据 I2C 信号传输速率和外挂设备的不同，调节阻值。

LCD接口电路设计

华大半导体 HC32L136系列芯片中，有以下芯片支持 LCD功能：

上表中 MCU带有 LCD控制器，最多具有 8个公用端子（COM）和 40个区段端子（SEG）,具体请参考芯片数据手册。
可选择的 LCD应具有如下特性：

• 支持静态、1/2、1/3、1/4 和 1/8 占空比
• 支持 1/2、1/3偏置

LCD 的 Bias 电压具有 3 种来源：内部电阻分压、外部电阻分压、外部电容分压。
当选择内部电阻分压时，芯片会自动切换内部的电路以产生符合 Bias 和 Duty 的电压，VLCDH、VLCD1~VLCD3 可以作为 LCD SEG 输出或者 IO 端口使用，具体内容请参见芯片产品用户手册。
当选择外部电阻分压或外部电容分压时，需要用户在芯片的外围引脚搭建相关电路，搭建方式如下：
当选择外部电阻分压模式时：

注意：

• 外部电阻分压时，建议电阻 R 采用 510K的贴片电阻，Rx取 100K的贴片电阻，Rx取100K。Rx的作用是调节电压以提供适配 LCD的供电值。
  当选择外部电容模式时：
  
  注意：
• 1/3 Bias 电容模式下三个电容推荐使用 0.1uF 贴片电容。
• 外部电阻分压时，建议电阻 R 采用 510K的贴片电阻。Rx的作用是调节电压以适配所使用的 LCD的供电值,建议 Rx采用 100K的贴片电阻。
  三种方式的应用特点如下表：

编程模式说明

芯片支持两种编程模式：UART编程模式和 SWD编程模式。
HC32L130 / HC32L136 / HC32F030 系列芯片的接线方法如图 12所示。

UART模式下，HC32L130 / HC32L136 / HC32F030 系列芯片对应的烧录引脚如表 2和表 3所示。

注意：

• HC32L13/HC32F03系列所有的芯片 UART模式均支持上面表 2引脚方式。
• 支持上面表 2引脚方式，同时也支持表 3引脚方式的 HC32L130 / HC32L136 / HC32F030系列芯片，其丝印封装图的 Revision Code 位置标记 T。
  下面列出的图 13~图 17包含了 HC32L130 / HC32L136 / HC32F030 系列所有的芯片封装丝印图，图中标明了 Revision Code的位置：
  
  
  

关注微信公众号『芯缘意码』，查看更多内容，回复“加群”加入技术交流群。
淘宝 店铺 搜索 『芯缘意码』，购买开发学习板仿真器。