Python
Java
PHP
IOS
Android
Nodejs
JavaScript
Html5
Windows
Ubuntu
Linux
Sandy-Bridge CPU规格
我能够将有关 Sandy Bridge E 架构的一些信息整合在一起 但我并不完全确定所有参数 例如L2 缓存的大小 任何人都可以确认它们都是正确的吗 我的主要来源是64 ia 32 架构 优化 手册 pdf http www intel
CPU
intel
cpuregisters
cpuarchitecture
cpucache
MIPS 32位架构:如何在同一时钟周期内读取和写入寄存器文件中的寄存器?
我的计算机体系结构书籍解释了这一点 由于对寄存器文件的写入是边沿触发的 因此我们的设计可以 在一个时钟周期内合法地读写同一个寄存器 read 将得到在较早的时钟周期写入的值 而 写入的值将可在后续时钟周期中读取 这是有道理的 我有点明白寄存
MIPS
cpuregisters
cpuarchitecture
内存层次结构 - 为什么寄存器昂贵?
我明白那个 Faster访问时间 gt More昂贵的 Slower访问时间 gt Less昂贵的 我还了解到寄存器是层次结构的顶部 并且具有最快的访问时间 我很难研究的是why这么贵吗 据我所知 寄存器实际上是直接内置于 ALU 中的电路
memory
CPU
Hierarchy
cpuregisters
alu
当您使用 C++ 中的 asm 代码操作寄存器时,会发生什么情况?
一些代码 int x 1 for int i 1 i lt 10 i x i asm mov eax x 如果这个程序使用eax为了增加价值i 当我操纵时会发生什么eax 编译器会保存之前的寄存器吗 asm在执行 asm 代码后调用并使用它
c
Assembly
inlineassembly
cpuregisters
如何在Linux/Unix中实现GetThreadContext?
GetThreadContext 是一个 Windows API BOOL WINAPI GetThreadContext In HANDLE hThread Inout LPCONTEXT lpContext 我想知道如何在linux中实
Linux
Windows
cpuregisters
在 x86 汇编中划分 64 位时出现问题
在 x86 程序集中进行划分时 我不断收到 程序收到信号 SIGFPE 算术异常 这很令人困惑 因为如果我除以 10 答案应该小于 64 位答案 mov 0x82b40000 eax mov 0x21c3677c edx mov 10000
Assembly
x86
cpuregisters
integerdivision
无法设置寄存器 x86-64 中的最低字节? [复制]
这个问题在这里已经有答案了 我正在 x86 64 中编写一个函数 将 1 字节值转换为表示该字节的 ASCII 代码的十六进制字符串 在我的函数开始时 我尝试使用 movb dil r11b 将 1 字节值存储在寄存器 r11 的最低字节中
GDB
x8664
cpuregisters
Verilog、FPGA、统一寄存器的使用
我有一个问题 关于我正在开发的 AGC SPI 控制器在我看来奇怪的行为 它是用 Verilog 完成的 针对的是 Xilinx Spartan 3e FPGA 该控制器是一个依赖外部输入来启动的 FSM FSM的状态存储在状态寄存器它没有
verilog
FPGA
cpuregisters
Xilinx
fsm
AVX2 编译的程序仍然可以使用支持 AVX-512 的 CPU 的 32 个寄存器吗?
假设以 AVX2 为目标的编译和 C 内在函数 如果我编写一个 nbody 算法 每个 body body 计算使用 17 个寄存器 第 17 个寄存器可以间接 寄存器重命名硬件 或直接 Visual Studio 编译器 gcc 编译器
x86
compileroptimization
cpuarchitecture
cpuregisters
avx512
将寄存器值读入 C 变量 [重复]
这个问题在这里已经有答案了 我记得看到过一种使用扩展 gcc 内联汇编来读取寄存器值并将其存储到 C 变量中的方法 但我一辈子都不记得如何形成 asm 语句 编者注 这种使用本地寄存器asm变量的方法是现在被 GCC 记录为 不支持 它通常
c
gcc
Assembly
inlineassembly
cpuregisters
可以在prolog中模拟一个简单的CPU吗?
我的理解是CPU的一个简单模型就是一个状态机 当我查看序言时 它似乎是树搜索 或图搜索 组合 同时在约束运行时停止 直到找到目标 我听说你可以在 prolog 中模拟一个简单的 CPU 是否可以在 prolog 中像简单的 CPU 一样表示
model
Prolog
statemachine
cpuregisters
treesearch
我可以使用 rsp 作为通用寄存器吗?
有人告诉我如果我使用rsp作为通用寄存器 操作系统可能会在发生中断时将寄存器转储到它指向的位置 从而导致出现问题的行为 这是真的吗 如果不是的话 如果我不需要堆栈 我可以使用rsp作为通用寄存器 编辑 在用户空间中运行 如果发生中断 你不会
Assembly
x8664
cpuregisters
stackpointer
如何解释 CPU 窗口反汇编窗格中的列?
There is a tool called the CPU window which I get pressing Ctrl Alt C that shows the disassembly of my code 内存地址左边的绿色箭头表
Delphi
Assembly
compilerconstruction
cpuregisters
主要 C/C++ 编译器生成的代码中的寄存器分配规则
我记得以前 32 位 Intel 处理器之前 的一些规则 当时 至少对我来说 非常频繁地必须分析 C C 编译器 在我的例子中 当时是 Borland Turbo 生成的汇编输出查找性能瓶颈 并将汇编例程与 C C 代码安全地混合 诸如使用
c
Assembly
compilerconstruction
cpuregisters
ARM 存储寄存器
在ARM中有一个Banked Register的概念 在阅读许多问题及其答案以及有关什么的各种其他资源时Banked意思是这里 然后我得到了这个定义 登记银行业务是指在同一地址提供登记册的多份副本 并非所有寄存器都能立即看到 但我在这里的疑
arm
cpuregisters
不同的gdb寄存器名称
我正在学习汇编 这是我的问题 当我使用 gdb 时 我看到具有以下名称的寄存器 Dump of assembler code for function return input 0x000000000040053d lt 0 gt push
c
Assembly
GDB
cpuregisters
我们什么时候需要 MIPS 中的 $v1?
我们都知道 通常一个程序只会返回一个值 但我注意到我们有两个返回值的寄存器 v0 and v1在MIPS中 我见过的代码都只有 v0 but v1 并且我还没有找到任何使用的汇编语言示例代码 v1 谁能告诉我为什么我们在 MIPS 中有两个
Assembly
MIPS
returnvalue
cpuregisters
ARM 过程调用标准中的 r12
为什么根据 ARM 过程调用标准将 r12 指定为暂存寄存器 它位于两组保留寄存器之间 r4 r11 和 sp lr pc 为什么不将 r0 r4 临时化并保留其他所有内容 请注意 ARM 有STM and LDM以数字递增 递减顺序存储和
arm
cpuregisters
描述 Assembly 中的 pop [重复]
这个问题在这里已经有答案了 我正在学习IA32 当我思考什么时popl DEST我认为指令正在做以下事情 movl esp DEST addl 4 esp 但当我想到popl esp 尽管这可能是一个毫无意义的指令 但我认为可能有更好的方法
Assembly
x86
cpuregisters
剥离 ASCII 模板意味着什么?
我正在做练习考试题 问题执行该程序时 用户输入两个数字 xGuess 的值是多少 以便我们可以去掉 ASCII 模板 解释 ORIG x3000 TRAP x23 LD R2 ASCII ADD R1 R2 R0 TRAP x23 ADD
Assembly
ascii
cpuregisters
cpuarchitecture
lc3
«
1
2
3
4
5
»