Python
Java
PHP
IOS
Android
Nodejs
JavaScript
Html5
Windows
Ubuntu
Linux
现代缓存中的方式预测
我们知道 就缓存命中时间而言 直接映射缓存优于集合关联缓存 因为不涉及特定标签的搜索 另一方面 组关联缓存通常比直接映射缓存具有更好的命中率 我读到 现代处理器试图通过使用一种称为路径预测的技术来结合两者的优点 他们预测给定集合中最有可能发
caching
cpuarchitecture
processor
cpucache
microarchitecture
哪种架构称为非均匀内存访问(NUMA)?
根据wiki http en wikipedia org wiki Non uniform memory access 非均匀内存访问 NUMA 是一种用于多处理的计算机内存设计 其中内存访问时间取决于相对于处理器的内存位置 但尚不清楚它是
CPU
intel
cpuarchitecture
NUMA
什么是微编码指令?
我看过很多参考微编码指令的文献 这些是什么以及为什么使用它们 CPU 读取机器代码并将其解码为内部控制信号 将正确的数据发送到正确的执行单元 大多数指令映射到一个内部操作 并且可以直接解码 例如 在 x86 上 add eax edx只是将
Assembly
CPU
cpuarchitecture
microcoding
x86 汇编中 cmove 指令的用途?
反汇编可执行文件时我遇到了cmove操作说明 我已经在互联网上搜索过 但我只发现这是一个有条件的移动 如果源和目的地相等mov发生 我还不明白为什么我需要它 因为它不会改变操作数 它的目的是什么 The CMOVcc指令不比较源和目标 它们
Assembly
x86
cpuarchitecture
instructionset
conditionalmove
RISC-V 规范引用了“hart”一词 - “hart”是什么意思?
我找到了参考文献hart在第 35 页RISC V 2 1 规范 https content riscv org wp content uploads 2016 06 riscv spec v2 1 pdf 但是 我找不到它的定义hart在
cpuarchitecture
RISCV
hyperthreading
cpucores
字大小及其指示
请参阅下面关于各种指令集架构中的字长以及它与汇编语言的关系的问题 感谢您提供的所有帮助 先说几个事实 如有错误 请指正 处理器架构的字长表示 编辑 其中一些是错误的 请参阅下面 Seva 的帖子 每个寄存器的最大尺寸 每个内存地址的最大尺寸
Assembly
cpuword
cpuarchitecture
x86
如何确定 Windows 10 上可执行二进制文件的体系结构
给定一些Random exe在 Windows 上 我如何确定 它的CPU架构 例如Intel ARM 以及 它的位数 例如 32 或 64 我可以使用文件资源管理器 其他工具或编程方法中的属性吗 Cygwin https www cygw
Windows
cpuarchitecture
portableexecutable
identification
为什么无法一步读取未对齐的单词?
鉴于 CPU 的字大小允许它寻址内存中的每个字节 鉴于通过PAE http en wikipedia org wiki Physical address extensionCPU 甚至可以使用比字大小更多的位来进行寻址 CPU 无法一步读取
手臂“版本”之间的差异? (仅限 ARMv7)
基本上我想知道ARMv7l和ARMv7之间的区别hl 我有一个带有armv7l的arm处理器 并且有很多armv7的rpmhl 我完全不知道我必须搜索什么才能获得相关信息 这个 后缀 叫什么 还有其他类型吗 他们的做法有何不同 我假设它指示
Linux
arm
cpuarchitecture
ABI
C 易失性变量和高速缓存
缓存是由缓存硬件对处理器透明地控制的 因此如果我们在C程序中使用易失性变量 如何保证我的程序每次都从指定的实际内存地址读取数据而不是缓存 我的理解是 Volatile 关键字告诉编译器不应优化变量引用 而应按照代码中的编程方式读取变量引用
c
computerscience
volatile
cpuarchitecture
MemoryCache
查看x86架构中的cpu缓存内容
如何查看或转储基于 x86 的架构的 cpu 缓存内容 每次进行缓存刷新时 我如何才能看到刷新了什么 在哪里 你不能 真的 CPU 缓存被设计为对于 CPU 上运行的代码是透明的 它具有加快代码执行速度的效果 但 CPU 管理有关缓存的所有
caching
x86
CPU
cpuarchitecture
cpucache
Aarch64 什么是延迟转发?
中提到了 延迟转发 Arm Neoverse E1核心软件优化指南 https developer arm com documentation swog466751 a 以及其他一些 CPU 型号的优化指南 Instruction Grou
Assembly
cpuarchitecture
ARM64
在单周期数据路径中加载半字和加载字节
有人询问如何在单周期数据路径中实现加载字节而无需更改数据存储器 解决方案如下 替代文本 http img214 imageshack us img214 7107 99897101 jpg http img214 imageshack us
VHDL
MIPS
cpuarchitecture
GCC最高指令集,兼容多种架构
我正在由具有不同架构的机器组成的集群上运行作业 gcc march native Q help target grep march cut f3给了我其中之一 broadwell haswell ivybridge sandybridge
c
gcc
cpuarchitecture
MIPS 中的影子寄存器是什么以及它们如何使用?
当我了解 MIPS 架构时 我遇到了影子寄存器 据说它们是通用寄存器的副本 我无法理解以下内容 何时使用影子寄存器 MIPS 影子寄存器用于减少处理中断时的寄存器加载 存储开销 分配了影子寄存器组的中断不需要保存任何现有上下文来提供空闲寄存
MIPS
CPU
cpuregisters
cpuarchitecture
可以直接使用程序集访问缓存吗?
就效率而言 缓存是一个核心问题 我知道缓存通常会自动发生 但是 我想自己控制缓存的使用 因为我认为我可以比一些不知道确切程序的启发式方法做得更好 因此 我需要汇编指令来直接移入或移出高速缓存单元 like movL1 address con
performance
Assembly
caching
cpuarchitecture
cpucache
“机器硬件”和“硬件平台”的区别
我的 Linux 机器报告 uname a 输出如下 root tom i386 uname a Linux tom 2 6 9 89 ELsmp 1 SMP Mon Apr 20 10 34 33 EDT 2009 i686 i686 i
Linux
hardware
cpuarchitecture
为什么64位cpu不存在高端内存?
当我试图了解 32 位 cpu 和 Linux 的高内存问题时 为什么没有高内存问题 https en wikipedia org wiki High memory对于64位CPU 特别是 虚拟内存分为内核空间和用户空间的划分是如何改变的
Linux
cpuarchitecture
virtualmemory
当执行 uop 计数不是处理器宽度倍数的循环时,性能是否会降低?
我想知道不同大小的循环在最新的 x86 处理器上如何执行 作为 uop 数量的函数 这里引用 Peter Cordes 的一段话 他在 中 中提出了非 4 倍数的问题另一个问题 https stackoverflow com a 31027
performance
Assembly
x86
cpuarchitecture
microoptimization
长延迟指令
I would like a long latency single uop x861 instruction in order to create long dependency chains as part of testing mic
Optimization
x86
cpuarchitecture
microoptimization
microbenchmark
1
2
3
4
5
6
...12
»