Python
Java
PHP
IOS
Android
Nodejs
JavaScript
Html5
Windows
Ubuntu
Linux
信号完整性分析基础知识之传输线和反射(一):阻抗变化引起反射
阻抗不连续引起的反射和失真可能会导致信号的误触发和误码 这是导致信号失真和质量下降的主要原因 在某些情况下 这看起来像振铃 当信号电平下降时 下冲会影响噪声预算并导致误触发 或者 在下降信号上 峰值可能会上升到低位阈值以上并导致误触发 下图
SI
信号完整性
pcb工艺
传输线
反射
什么是SSC(扩频时钟)?
SSC全称Spread Spectrum Clocking 即扩频时钟 由于信号的辐射主要是由于信号的能量过于集中在其载波频率位置 导致信号的能量在某一频点位置处的产生过大的辐射发射 因此为了进一步有效的降低EMI辐射 芯片厂家在设计芯片时
SI
pcb工艺
信号完整性
S参数
传输线
信号完整性分析基础知识之有损传输线、上升时间衰减和材料特性(三):耗散因子Df
在低频下 介电材料的漏电阻是恒定的 用体积电导率来描述材料的电性能 这种体积电导率与材料中离子的密度和迁移率有关 在高频下 由于偶极子的运动增加 电导率随频率增加 材料中可以旋转的偶极子越多 材料的体积电导率就越高 偶极子可以随着施加的场移
SI
pcb工艺
信号完整性
传输线
反射
传输线阻抗理论
一 理想元件阻抗特性 对于所有的理想元件 传输线 阻抗 为该导体两端的电压和流经该导体的电流的比值 一般包括阻抗 感抗和容抗的统称 电阻阻抗 电感感抗 电容容抗 显然 对于理想电感和电容 其阻抗和频率有关 理想电感器的阻抗随频率升高而增大
高速电路
传输线
特征阻抗时延
信号反射
端接技术
记录一个AFR去嵌S参数异常的案例。
最近在使用AFR去嵌一个S参数的时候 遇到了如下问题 首先介绍一下这个S参数 一端是MCIO连接器 另一端是CEM连接器 所以测试的时候一端接MCIO测试治具 一端接CEM测试治具 再通过线缆将测试治具连接到VNA上 我大概画了一个简图如下
SI
pcb工艺
信号完整性
传输线
S参数
传输线的物理基础(十):特性阻抗的频率变化
到目前为止 我们一直假设传输线的特性阻抗随频率保持不变 正如我们所见 从传输线前端看 输入阻抗与频率密切相关 毕竟 在低频时 远端开路的传输线的输入阻抗看起来像一个电容器 阻抗开始很高 然后下降得很低 特性阻抗是否随频率变化 在本节中 我们
SI
信号完整性
S参数
pcb工艺
传输线
信号完整性分析基础知识之有损传输线、上升时间衰减和材料特性(一):为什么要关注损耗?
一个具有极快上升沿的信号输入到真实传输线中 在从传输线输出的时候上升时间会很长 例如 一个上升时间为50ps的信号 在经过一段36inch长 50Ohm传输线后 上升时间增加到1ns 上升时间的退化是由于传输线的损耗 这也是引起码间干扰 i
SI
信号完整性
pcb工艺
传输线
损耗
传输线的物理基础(六):当返回路径切换参考平面
线缆专门设计有与信号路径相邻的返回路径 这适用于同轴线缆和双绞线线缆 返回路径很容易遵循 在电路板的平面互连中 返回路径通常设计为平面 就像在多层板中一样 对于微带线 信号路径正下方有一个平面 返回电流很容易识别 但是 如果与信号路径相邻的
SI
pcb工艺
信号完整性
传输线
Powered by 金山文档
信号完整性分析:关于传输线的三十个问题解答(二)
11 对于 50 欧姆带状线的纵横比 什么是好的经验法则 What is a good rule of thumb for the aspect ratio of a 50 Ohm stripline 在带状线几何形状和 FR4 基板中 线
SI
pcb工艺
信号完整性
传输线
S参数
信号完整性分析基础知识之传输线和反射(二):阻性负载的反射,源端阻抗,弹跳图
传输线的端接需要考虑三种重要的特殊情况 每种情况中 传输线的特性阻抗均为50Ohm 信号将从源端在这条传输线上传播 并以特定的阻抗端接到达远端 TIP 在时域中 信号对瞬时阻抗十分敏感 第二区域并不一定是一条传输线 它也可能是一个分立设备
SI
pcb工艺
信号完整性
传输线
反射
信号完整性分析基础知识之传输线和反射(七):带负载传输线、感性不连续引起的反射
带负载传输线 如果在传输线上有一个小的容性负载 信号会出现失真 上升时间也会降低 每个分立电容都会降低信号在其附近看到的阻抗 如果传输线上分布有多个容性负载 例如一个总线上每隔1 2inch有一个2pF的连接器残桩 或者一个内存总线上每隔0
SI
网络
pcb工艺
信号完整性
传输线