Python
Java
PHP
IOS
Android
Nodejs
JavaScript
Html5
Windows
Ubuntu
Linux
FPGA实战--等精度频率测量
首先放置效果图 本次试验中采用的是等精度测频率 等精度测频的原理是产生一个1s的高电平 在高电平中对被测方波进行计数 所测得数字即该波形频率 具体等精度测量原理请参考 http www elecfans com d 591858 html
实践制作
FPGA学习笔记
等精度测频
FPGA
verilog
FPGA学习笔记_ROM核调用与调试
FPGA学习笔记 ROM核调用与调试 1 ROM存储器IP核的使用 2 创建 mif文件 3 In system memory content editor内存查看工具的使用 4 Signal tapII工具使用 5 Verilog 代码
FPGA学习笔记
FPGACPLD
ROM
verilog
FPGA编程入门:Quartus II 设计1位全加器
FPGA编程入门 Quartus II 设计1位全加器 一 半加器和1位全加器原理 一 半加器 二 1位全加器 二 实验目的 三 Quartus II设计半加器 一 新建工程 二 创建原理图 三 将设计项目设置成可调用的元件 四 半加器仿真
FPGA学习笔记
fpga开发
CORDIC算法详解及FPGA实现
CORDIC算法详解 1 平面坐标系旋转 CORDIC算法的思想是通过迭代的方法 使得累计旋转过的角度的和无限接近目标角度 它是一种数值计算逼近的方法 运算只有移位和加减 通过圆坐标系可以了解CORDIC算法的基本思想 如图1所示 初始向量
FPGA学习笔记
算法
三角函数
verilog
FPGA
FIFO的使用攻略(一看就会)
一 IP核的方式 1 打开IP核 含义 FIFO是一个先进先出的存储队列 与其他RAM不同的是FIFO没有地址 先入先出 作用 作用就是作为数据的队列通道 让数据暂时缓存 以等待读取 用于异步FIFO模块来实现接口 接口双方都在自己的时钟下
FPGA学习笔记
fpga开发
FPGA网络通信 ——RGMII传输
一 RGMII特点 RGMII采用双沿传输 DDR接口 在CLK的上升沿和下降沿都各传输一次数据 同时 TX ER 和RX ER 信号编码进了TX CTL 和RX CTL 信号中 不再使用独立的信号线 这两个信号传输也是通过上升和下降沿来区
FPGA学习笔记
FPGA
Ethernet
Lattice库联合ModelSim仿真FIFO
Lattice联合ModelSim仿真FIFO 前言 一 添加IP 二 库文件添加 一 方式一 添加器件库到ModelSim 二 方法二 直接添加器件库到Libray 和tb v在同一个目录下仿真 三 仿真 一 仿真文件 二 仿真结果 前言
FPGA学习笔记
fpga开发
NTSC和PAL制同步信号模拟输出
NTSC和PAL制同步信号模拟输出 原由 由于我想输出一个NTSC制和PAL制的同步黑场 只需要输出同步信号 之后输出rgb信号给ADV 7123 后输出到显示屏 下面是我的心路历程和知识总结 一 了解NTSC和PAL PAL 电视标准 每
FPGA学习笔记
fpga开发
笔记
经验分享
模拟
SPI协议详解
SPI协议详解 前言 一 SPI简介 二 接口 三 SPI总线个特点 一 主从模式 二 同步传输 三 全双工串行通信 数据传输高位在前 低位在后 四 SPI总线传输的4种模式 一 SPI总线的极性 二 SPI总线的相位 三 四种模式 1 模
FPGA学习笔记
散记
fpga开发
状态机总结(简洁)
一 概念 状态机简写为 FSM Finite State Machine 也称为同步有限状态机 我们一般简称为状态机 之所以说 同步 是因为状态机中所有的状态跳转都是在时钟的作用下进行的 而 有限 则是说状态的个数是有限的 状态机的每一个状
FPGA学习笔记
FPGA