目录
1.硬件概述
1.1 常用器件
1.2 总线结构
1.3 工作原理
2.协议概述
2.1 传输格式
2.2 传输特点
2.3 读和写
2.4 时钟同步和总线仲裁
3.转换器概述
4.缓存器概述
目前采用I²C 接口的器件已经超过了1000种，比较常见的器件有：MCU，I/O扩展芯片，LCD驱动芯片，LED控制芯片，温度传感器，储存器，ADC，DAC，键盘扫描仪等；
I²C 总线非常常用且强大， 用于在一个或多个主机与一个或多个从机之间进行通信；其总线主要包含串行数据线（SDA/serial date line）、串行时钟线（SCL/serial clock line），这两条线都是漏极开路（OD），或集电极开路（OC）结构，使用时需要外加上拉电阻；可挂载多个设备，每个设备都有自己的地址，主机通过不同的地址来寻址不同的设备。
通过I²C的总线结构，我们知道SCL和SDA这两条线都具有开漏驱动器和输入缓冲器，所以支持双向通信或数据传输，其工作原理如下：
- 如果主机的开漏驱动器拉低总线， 主机端产生低电平，打开开漏极和输入缓冲器，数据由主机发送给从机；
- 反之，如果从机产生低电平，那么数据由从机发给主机；
主设备和从设备进行数据传输时遵循以下传输格式，数据通过一条SDA数据线在主设备和从设备之间传输0和1的串行数据，其格式有起始位，地址位，读写位，应答位，数据位，停止位，具体如下所示；
- 起始位/S：SCL为高电平 ，SDA从高到低，为起始位；此后进入忙碌状态（BUSY），SCL按照始终的要求进行翻转，从机接收到起始位信息，状态机发生跳变，等待地址信号的输入
- 地址位/Ax：主机按照从高到低的顺序，依次发送地址位，从机进行接收，通常情况下，地址位为7bit；每个从机有且只有一个唯一的地址编号，依靠着这个编号，确定主机具体与哪一个从机进行通信；
- 读写位/R/W：该位置，确定数据的传输方向；紧跟地址位，只有1bit；R=0
- 应答位/A：应答信号为低电平时，规定为有效应答位（ACK，简称应答位），表示接收器已经成功地接收了该字节；反之，应答信号为高电平时，为无效位（NACK），表示接收器没成功接收该字节
- 数据位/Dx：当成功收到ACK信号后，就可以正式传输数据位了，每一次默认传输一个Byte（即8bit），每个字节的传输都需要跟一个应答位（ACK/NACK）；
- 停止位/P：SCL为高电平，SDA从低到高，为停止位；此后，进入到空闲状态（IDLE）；
数据有效性：要确保SDA数据的有效性，SCL需保持高电平稳定，如采集数据，是否应答，是否起止等；换句话说，只有在SCL为低电平的时候，SDA才能改变；
串行通信：I²C 与器件之间的通信由主器件发送一个启动条件而开始，并由主器件发送一个停止条件而终止；当主器件通过产生一个启动条件控制了总线时，除非停止条件释放总线，否则其他器件都无法控制总线；
8位数据帧：I²C 的数据以8位字节定义了所有的数据事务（可以是地址信息，也可以是需要传输的数据），每一帧数据后面紧随应答位；通过从1-9位重复时钟模式来同时发送多个字节，其中第9位是ACK/NACK；
读：主机向从机发送或写入数据；
主机发送起始条件-->寻找从机地址-W-->从机应答-->主机向从机发送数据-->从机应答-->主机发送停止条件
写：主机接收或读取由从机发送过来的数据；
主机发送起始条件-->寻找从机地址-R-->从机应答-->从机向主机发送数据-->主机应答-->主机发送停止条件
举个栗子：向寄存器写数据
在空闲总线上两个主机可以同时开始传输,所以必须要有一个方法来决定哪个主机来控制总线并完成其数据传输.这个方法就是时钟同步和仲裁.在单主机系统中,时钟同步和仲裁不需要；
时钟同步：通过SCL线与结构实现，简单而言，如左图所示的主机1的时钟信号遇上主机2的时钟信号，最终得到的就是总线的时钟信号
- 低电平周期：由所有主机中最长的低电平周期决定，图示的主机1-->主机2的低电平之和；这也就意味着，低电平周期短的主机，会进入HIGH Wait state
- 高电平周期：由高电平周期最短的主机决定，图示总线高电平周期==主机2高电平周期
总线仲裁：同一总线上，多个主机同时访问从机，就会触发仲裁；如左图所示，SDA是主机1和主机2与出来的数据总线
- SCL置高电平， 在这个周期，主机1和主机2的数据周期有长有短，但在SCL的周期内，都有置低，都产生了开始条件，没触发仲裁
- 仲裁是针对每个数据bit，逐字判断，一直到有图箭头所示数据位，主机1是高电平，主机2是低电平，两主机与出来的结构就是低电平，这就是SDA要传输的数据，触发中断，主机1停止运行，丢失总线SDA的控制权，主机2获取主机主动权，继续完成相关操作；
I²C 使用一个带有输入缓冲器的开漏驱动器，支持双向通信，这意味着上拉电阻器完全控制着高电平信号的生成；如图示，我们可以看到两个器件具有不同的 VCC 电压，即 VCCA1 和 VCCB2，这意味着它们的数字逻辑电平不同，因此需要从一个电压电平转换到另一个电压电平，这一现象通常称为电压电平不匹配；那么上拉电阻要接到哪个器件上呢？
a. 如果接低高器件上，那高压器件也许没法达到它最低的工作电压（VIL），高压器件可能无法正常工作；
b. 如果接低压器件上，那低压器件会工作在超出它工作电压环境中（VIH），低压器件可能会被烧毁；
为此，要纠正电压电平不匹配现象，需要使用一个转化器，也叫电平转化器；I²C 的转换通常是使用pass FET架构完成的，此架构可实现电压电平隔离并提供一种用来传递低电平信号的方法，不过它无法隔离总线电容；具体如何工作呢？
- 当器件1输出高电平，转换器与总线压差Vgs=0，MOS管关闭，器件2被电阻R2上拉到3.3V；
- 当器件1输出低电平，转换器与总线压差Vgs=+2.5V，大于导通电压（Vth=0.7V），MOS管导通，器件2通过MOS管被拉到低电平；
- 当器件2输出高电平，转换器与总线压差Vgs=-2.5V，MOS管关闭，SDA1被电阻R1上拉到1.8V；
- 当器件2输出低电平，正常情况下器件1位高电平，Vgs=0，MOS管关闭，但由于MOS管的寄生二极管，会把器件1下拉至低电平（这个低电平不是0V，是比器件2高一个二极管压降，比如 (0.7V）），MOS管导通，导通以后，那器件1/2都为低电平；
- 电平转换方式的主要有晶体管电平转换，专用电平转换芯片，限流电阻电平转换，电阻分压电平转换，二极管电平转换这五种方式，应用原理和使用场景各有差异，这里不挨个阐述了，大家可自行去了解。
我们知道I²C总线上的每个器件都有一个特定的器件地址，用于区分同一个 I²C 总线上的其他器件；物理 I²C 接口由串行时钟线SCL和串行数据线SDA组成，且它们都必须通过上拉电阻器连接到VCC；上拉电阻器的大小由总线上的电容 数量以及I²C总线上使用的最大VLL决定。总线上的电容Cbus，包括 PCB 电容，主器件的电容以及每个 从器件的电容；
I²C的工作模式，常见的有如下三种，里边包含的f，C，t，V，I这些参数，主要是用于选择上拉电阻的阻值，和确定是否需要在系统中使用缓冲器，以满足I²C标准；除此之外，还有高速模式，和超快速模式，这里就不多做介绍了;
最大上拉电阻：SCL和SDA的最长上升时间规格tRISE MAX由上拉和CBUS所创建的RC 时间常数控制，被定义为从VIO过渡到VIH时花费的时间；最大上拉电阻的阻值大小由公式1决定；
最小上拉电阻：由VOL Max定义，VOL Max是跨下拉电阻产生的电压，当打开时，会有一个指定的 IOL MIN 经过它；这样即可有效地定义总线上的任何FET的最大RDS；了解VCC、VOL MAX和IOL MIN之后，我们便可定义最小上拉电阻，在为确保绝不超过 VOL 时需要使用此值，公式2；
I²C 接口 可支持总线上的数百个从器件，此数量只取决于可用从器件地址的数量；不过，很明显，如果每个器件都有高达10Pf的电容，则运行模式的给定总线上的从器件数量将受到C BUS MAX的限制；这意味着需要采用某种方法将一个总线及其总线电容拆分到多个总线中，以满足 I²C 时序要求；I²C 缓冲器正是为此而生；
..........
