SSC，全称Spread Spectrum Clocking，即扩频时钟。
由于信号的辐射主要是由于信号的能量过于集中在其载波频率位置，导致信号的能量在某一频点位置处的产生过大的辐射发射。因此为了进一步有效的降低EMI辐射，芯片厂家在设计芯片时也给容易产生EMI的信号增加了SSC（Spread Spectrum Clocking）即扩频时钟的功能，频率变化的时钟，其频谱能量被分散在一定频谱范围上，峰值能量能减小2-18dB。采用SSC的功能可以有效的降低信号所产生的EMI。当前PCIE、SATA、SAS、USB3.0等几乎所有的高速芯片都支持SSC的功能。
位使用SSC时，信号的能量非常集中，且幅度很大；而加了SSC后，信号能量被分散到一个频带范围以内，信号能量的整体幅度也有明显降低，这样信号的EMI辐射发射就将会得到非常有效的抑制。这就是通过使用SSC扩频时钟的方法抑制EMI辐射的基本原理。使用SSC的方法能在多大程度上抑制EMI辐射和调制后信号能量在多宽频率范围内变化有关，频率变化范围越大，EMI抑制量越大。但这两者需要一个权衡，因为频率变化范围太大会使系统的时序设计带来困难。
类似于扩频通信，扩频时钟也是用一个较低的频率调制系统时钟，使得窄带的周期性系统时钟被有意扩展为宽带，基频和谐波所包含的峰值能量显著降低，在频域上的表现是产生一个具有边带谐波的频谱。扩频时钟一般有如下参数：扩展率、扩频类型、调制率和调制波形。扩频类型指向下扩频、中心扩频或向上扩频，由于中心和向上扩频都会产生超过系统时钟的频率，会对系统造成影响，所以一般向下扩频用的最为广泛。
扩展率：是频率抖动（或扩展）范围与原CLK频率（fc）的比值。虽然高扩展率加强了对EMI的衰减程度，但是也可能会超过系统最大额定频率或低于平均频率而影响系统性能，一般扩展频率在0.5%~2.5%之间。
调制率fm：用于确定CLK频率扩展周期率，在该周期内CLK频率变化Δf 并返回到初始频率。一般来说频谱调制速率较低，可以实现频率平滑调制，减少调制后的时钟周期的抖动参数。因此当系统对时钟周期抖动参数较敏感时，降低调制速率是一种有效的设计手段。虽然通过减小频谱调制速率可以降低调制时钟源的时钟周期抖动，但是仍然会引入一定的附加的时钟周期抖动，在有些电路设计中会最终导致系统出错。
调制波形代表CLK频率随时间的变化曲线，通常为三角波和非线性的Hershey kiss波。相比三角波，hershey kiss能提供最佳的平坦度和最大的衰减幅度。
为什么扩频时钟的调制频率是33kHz？？？？？？？？？
考虑到时序和降低周期抖动，扩频范围要尽可能低。若为了控制周期抖动而刻意压低PLL带宽，调制曲线则会产生扭曲，降低削弱EMI的能力。
通常扩频时钟典型的调制频率范围在30到60kHz之间。由于像PCIE 这样的告诉串行总线，1.0的速率达到了2.5Gbps，2.0更是高达5Gbps，所以PCI SIG规定了扩展率为0~0.5%，调制频率为30~33kHz，这样不但满足了EMI的衰减要求，也兼顾了将扩频时钟带来的周期抖动最小化的要求。
