一、逻辑电平中高电平、低电平、中间电平(不定电平)概念
电平和电压是有差别的，高电平指的是与低电平相对的高电压，是电工程上的一种说法。在逻辑电平中，保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于输入高电压(Vih)时，则认为输入电平为高电平。
在电子和自动化控制中，分为模拟信号和数字信号，在数字逻辑电子电路中，数字信号是二进制的，即只有0信号和1信号。：
- 高电平表示电压高的状态,记为1，一般规定高电平为3.5~5V
- 低电平表示电压低的状态, 记为0，一般规定低电平为0~0.25V
- 不定电压：对于高低电平之间的电压属于不定电压，在这个电压下会使器件工作不稳定，比如有时电脑开机后有不正常现象,但重新启动后又没问题了，就是因为数字电路有时因为器件遇到了这个不定电压而无法识别发生紊乱
要进一步了解逻辑电平的概念，必须理解一下几个概念的含义：
-
输入高电平（Vih）： 保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。
-
输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。
-
输出高电平（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。
-
输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。
-
阀值电平(Vt)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平>Vih，输入低电平<Vil，而如果输入电平在阈值上下，也就是Vil～Vih这个区域，电路的输出会处于不稳定状态。
对于一般的逻辑电平，以上参数的关系如下：
Voh > Vih > Vt > Vil > Vol。
实际上逻辑电平中高低电平的划分是根据不同的元器件自主定义的，常用的逻辑电平器件有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。其中TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列（5V TTL和5V CMOS）、3.3V系列，2.5V系列和1.8V系列：
- 对于TTL来说高电平是:2.4V-5.0V；低电平是:0.0V-0.4V
- 对于CMOS来说高电平是:4.99-5.0v；低电平是:0.0-0.01v
- 5V TTL和5V CMOS逻辑电平是通用的逻辑电平。
- 3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。
- 低电压的逻辑电平还有2.5V和1.8V两种。
- ECL/PECL和LVDS是差分输入输出。
- RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入输出，RS-232是单端输入输出。
二、高电平有效、低电平有效概念
低电平有效是针对某一输入端口而言的，简单的说：在芯片的某一端口加入低电平0后，可以使芯片的逻辑运算功能启动，就称这个端口是“低电平有效”。简而言之低电平有效，就是施加低电平的时候，对应功能被触发（有效）。
如果在这个端加的是高电平1，则该芯片是没有被启动，那么该芯片的其他引脚将不被使用，也就不能进行相应逻辑运算。这种情况下就称这个端口为“低电平有效”。高电平有效同理
低电平有效不是加高电平它就为0，加低电平它就为1，正常的MCU，不管是低电平有效还是高电平有效，加在GPIO上的电平为高，读回来就是1，为低读回来就是0。
例1：比如在可以完成某一逻辑运算的芯片的开关控制端（或称“使能端”）加低电平，该芯片的逻辑运算功能才能开启；
例2：比如对于某个引脚，选择为CTS功能时，在引脚上施加低电平时，CTS功能被触发，CPU内部做出反应（好像是开始发送串口数据，具体要查CPU手册了）。施加高电平时没有反应。
例3：比如74ls373的LE信号是高电平有效，加在LE上为高电平时，就可以把数据锁存，加低电平时就没有反应了。就是高电平的时候，锁存功能有效。
三、为什么一般推荐使用低电平有效？
因为低电平时电路的阻抗低，噪声造成的电平变化小，也就是说，抗干扰能力更强。换句话说：低电平有效时干扰把它变成高电平，比高电平有效时干扰把它变成低电平要困难。就是因为低电平阻抗低，所以说低电平有效抗干扰能力强。
在数字系统中，比较容易出现在低电平上叠加一个噪声正脉冲。如果采用高电平有效的方式，就可能在无效的低电平上，出现高电平噪声，从而使某个信号在不应当有效的时候，出现有效的高电平。所以在数字系统中，大多数信号的有效电平为低电平。
备注：本文为自己总结记录，如有问题请友善反馈，谢谢！
