PCB走线注意事项

2023-05-16

资料来源于瑞芯微电子

晶振布线:

在设计印刷电路板时:保持晶体尽可能靠近可编程芯片晶体引脚,保持走线长度短和小,以减少电容器负载和防止不必要的噪音辐射。 将所有信号从晶体和X1和X2引脚下面走线应避免在此区域中,以防止噪声耦合。在顶层周围放置一个保护环,并将环绑在相邻的地面上层通过,以帮助隔离晶体与不必要的噪音耦合。第二层是一个完整的地面层,没有任何分裂的平面。它有助于保护辐射干扰到其他层板上的走线。
在这里插入图片描述

信号靠近:

差分对信号通常区分两种不同的长度匹配要求。第一个要求是最大的对内偏斜。这是最大允许长度不同 对的正负信号之间的关系。如第5节所述,不仅要匹配总体长度,还要匹配信号一段内的长度。 竖起来了。正负信号分量同步传播是很重要的…只有当这些信号是同步的,它们的场就会得到补偿,电磁辐射就会产生 Diation被减少了。
第二个长度匹配要求是时钟和信号对之间或同一接口的不同对之间的最大允许倾斜。一些接口(例如。PCIe、EDP、DP和 正在从数据信号中恢复时钟信号。因此,时钟和数据信号之间的匹配可以相当宽松。不要试图过度匹配这样的接口,因为它是 真的不需要,额外的弯曲只是引入了其他信号质量问题。另一方面,有些接口没有嵌入式时钟信号(例如。米皮界面)… 请非常小心地路由这些信号。需要满足时钟和数据信号之间的长度匹配
有关高速信号之间所需最小距离的信息可在第6节中找到…为了尽量减少跟踪之间的串扰,需要一个最小的距离。十字架的等级 谈话取决于两条走线之间的距离和它们被紧密路由的长度。有时,瓶颈可能迫使路径的路径比通常允许的更近。试试看 最大限度地减少这些区域,并扩大瓶颈之外的信号之间的距离。如果有空位,尽量扩大高速信号之间的距离 -速度和低速信号)即使已满足最低的轨迹分离要求
在这里插入图片描述

两点器件的连接:

长的存根痕迹可以作为天线,因此增加了符合EMC标准的问题。存根痕迹也会产生反射,对信号的完整性产生负面影响。共同来源 对于存根,在高速信号上是拉起或拉下电阻…如果需要这样的电阻,将信号路由为雏菊链。
在这里插入图片描述
作为经验法则,大于波长十分之一的存根应该被认为是有问题的。下面的示例显示对Gen3PCIe信号的计算:

Vias也可以充当存根。例如,在六层板中,当信号通过使用VIA从第1层更改为第3层时,VIA将创建一个到达第6层的存根。依次反钻通孔 避免这样的存根是一种相当昂贵的技术,也是大多数PCB制造商不支持的技术。唯一的实际解决方案是减少高速痕迹中的通孔数量…

去掉连接器底下地平面:

走线的阻抗取决于它的宽度和轨迹与参考平面之间的距离。一个宽的走线比一个具有相同距离的薄的走线具有更低的阻抗。同样的效果也存在于连接器和组件垫。一个大的焊盘的阻抗明显低于连接到焊盘的走线。这种阻抗不连续性会导致反射减少信号不连续。因此,在大连接器和组件垫下,应该放置一个平面障碍物,平面的面积应该通过模拟来决定。在这种情况下,主动参考平面将放置在另一层。这个参考平面的网络应该与正常参考平面相同。这个参考平面需要用通孔缝合到正常参考平面上
在这里插入图片描述
过孔是阻抗不连续的另一个来源。为了最大限度地减少影响,应移除内部层中未使用的通孔垫。这可以在CAD工具中的设计工具设置或通过 PCB制造商提出要求
在这里插入图片描述

差分对信号:

不允许在差分对之间放置任何组件或通道,即使信号是对称路由的。组件和对之间的通道可能导致EMC辐射造成阻抗不连续
在这里插入图片描述
一些差分对高速信号需要串行耦合电容器,对称地放置这样的电容器。电容器和焊盘产生阻抗不连续。0201封装的电容和0402封装的电容是可以接受的。不要放置较大的封装,如0603或0805等
在这里插入图片描述
通过引入阻抗的巨大不连续性。尽量将放置孔的数量减少到最小,并对称地放置过孔
在这里插入图片描述
为了满足差分对的阻抗要求,两个信号轨迹都需要在同一层上走线。在换层布线中加入同样数量的孔
在这里插入图片描述

长度匹配:

高速接口对到达时间有额外的要求,在不同的走线方式会对信号对之间有所影响。例如,在高速并行总线中,所有数据信号都需要在一个时间段内到达,以满足接收机的设置和保持时间要求。载波板设计器需要确保这种允许的倾斜不被超过。因此为了满足这一要求,需要进行长度匹配。通常会给出最大的时间偏差的要求
差分对信号往往需要一个非常紧密的延迟倾斜之间的正负信号轨迹。因此,长度差异需要补偿使用蛇形走线。为了减少阻抗不连续性,需要仔细选择蛇形走线轨迹的几何形状。下图为理想蛇纹石痕迹的要求:
在这里插入图片描述
下面是讲解有关蛇形走线所注意的那几个点:
校正长度的蛇形走线放置错误匹配点,正确的应放置在长度不匹配的原点。这样可以确保正负信号分量的真确性
在这里插入图片描述
弯曲是长度不匹配的一个常见来源。补偿应靠近弯道,最大距离为15mm放置
在这里插入图片描述
往往两个弯道相互补偿,如果弯曲小于15毫米,则不需要额外的蛇形补偿。
在这里插入图片描述
差分对连接的每个段都需要单独匹配。连接可以由连接器、串行耦合电容器或通孔分割。下面图中的两个弯曲 我们会互相补偿。由于通孔将微分对分成两段,需要单独补偿弯曲。这确保了正反两方面的信号 通过通孔同步传播。违反此规则可能需要手动检查,因为DRC可能只检查整个连接的长度差异。

在这里插入图片描述
差分对连接的每个段都需要单独匹配。连接可以由连接器、串行耦合电容器或通孔分割。下面图中的两个弯曲 我们会互相补偿。由于通孔将微分对分成两段,需要单独补偿弯曲。这确保了正反两方面的信号

不同层的信号速度不相等。由于差异很难估计,所以如果需要匹配,则最好在同一层上路由信号。例如,复员方案 播放接口需要信号对和时钟对之间的紧密匹配。最好是在同一层上路由DDR3信道的所有数据和时钟信号。

本文内容由网友自发贡献,版权归原作者所有,本站不承担相应法律责任。如您发现有涉嫌抄袭侵权的内容,请联系:hwhale#tublm.com(使用前将#替换为@)

PCB走线注意事项 的相关文章

  • Altium AD20删除机械层MECH

    1 滥用MECH机械层导致的PCB过孔错误 前两天打样PCB时犯了个大毛病 导致送打样回来发现有多处网络对GND短路 更可气的是 这是在手贴了两块样板后才发现的 赔进去一下午时间和一堆元件 亏死 刚开始百思不得其解 因为在AD20中规则检查
  • 四、在原理图中添加每个元件的封装

    画完每个元件的封装后 回到原理图界面 双击每个原理图元件 在编辑中添加封装 全部添加好右键点击原理图 选择validate pcb 那个 编译原理图文件 会自动检查错误 检查出来可以导出一个错误文档 然后根据文档修正即可 这个编译是将元件的
  • AltiumDesigner20画图不求人13

    很多芯粉都遇到的问题就是AD20启动时间长 需要感觉N久的时间才能启动起来 今天为大家介绍可以提高AD20启动时间的方法八 取消一些相关的元件选择 视频教程 AltiumDesigner画图不求人13 提高AD20运行速度 取消一些元器件
  • 简单聊一聊磁珠,电感和0R电阻

    磁珠 磁珠的材料是铁镁或铁镍合金 一般这些材料具有有很高的电阻率和磁导率 在高频率和高阻抗下 电感内线圈之间的电容值会最小 磁珠通常只适用于高频电路 因为在低频时 它们基本上是保有电感的完整特性 包含有电阻性和电抗性分量 因此会造成线路上的
  • PCB走线宽度

    结论 1A电流 至少10mil 建议15mil 2A电流 至少30mil 建议50mil 3A电流 至少60mil 建议100mil 大于3A 建议采用铺铜或开窗的形式 小于10mil线宽 建议电流小于0 1A
  • 从原理图更新指定元件的封装到PCB——Altium Designer 18.0笔记

    从原理图更新指定元件的封装到PCB Altium Designer 18 0笔记 步骤1 在原理图编辑器下执行 Update 命令 步骤2 勾选所需的更改 步骤3 执行更改 步骤1 在原理图编辑器下执行 Update 命令 如果我们在原理图
  • AD(15)中设定PCB板尺寸大小的方法

    1 新建PCB File New PCB 2 选择 选择Place Line画出板子的形状和大小 封闭图形 画出你想要的封闭图形 3 全选刚才画出的图形边框线 4 点击design gt board shape gt define from
  • 大三,改变生活的一年

    国庆假期在偶然看到了去年假期画的stm32开发板的PCB 当时接触还没有一个月 想到了大三这一年来的点点滴滴 突然就想写下点什么 对于过去的一年的总结 又提醒自己还是给小白 要继续加油 首先我先说一下自己的情况 我是一个很普通的本科生 真的
  • PCB大电流承载方法(100~150A)

    笔者对PCB是否能够承载100 150A大电流的问题进行了分析 一起来看一下吧 常见的PCB可以承载150A电流 但是原则上不推荐作为常规或者持续的使用方法 下面主要论述三个方面 1 PCB承载大电流操作方法 2 PCB承载大电流注意事项
  • Cadence学习篇(1) Cadence原理图工程以及原理图库的创建

    文章目录 前言 一 创建原理图库 1 1新建工程 1 2 设置原理图板框 1 3 设置原理图栅格 二 添加多个原理图 2 1 原理图重命名 2 2 原理图编页码 三 放置元器件 3 1 添加库 3 2 连线 四 保存工程文件 4 1 新建原
  • 嘉立创免费打板方法

    下载嘉立创下单助手软件 打开软件 在左侧领取下单优惠券 填写好下打样参数后 在优惠券中选择使用优惠券 即可免费打样 10CM 10CM以内 一个月限领2次优惠券 使用优惠券条件 当客户上个月的消费低于20元 甚至是无消费 我们也为完全用嘉立
  • Altium Designer 16来自原理图/PCB的各种报错 (持续更新):

    NO1 Net xxx has only one pin 根本原因 在BGA的原理图绘制时 我一般拉出该元件的所有IO的网络 这方便利于我开发其他款板卡 同样也会因为不同板卡的需求不同而造成有些IO并没有使用到 也就是整个原理图中only
  • Altium Designer---PCB覆铜镂空

    AD版本 AD18 转到PCB界面 如下 在PCB页面切换到你想挖空区域所在图层 比如我这里想要挖空Top Layer和Bottom Layer 先切换到Top Layer 右击选择 多边形覆铜挖空 然后在PCB上绘制出想要挖空的区域 如下
  • HFSS仿真导入到PCB

    一 从HFSS中导出DXF文件 以偶极子天线为例 先导出顶层 选择这个然后保存 然后同理 导出介质层和底层 二 导入PCB文件中 1 导入顶层 导入刚刚导出的顶层文件 然后将比例更改为mm pcb层改为Top Layer 导入之后选中 2
  • AD 原理图统一隐藏元器件的参数和序号

    AD 原理图统一隐藏元器件的参数和序号 如果隐藏元件参数 元件 右击 查找相似对象 确定 点击原理图 ctrl a 点击 属性对话框中 Part Conmment Hide 统一隐藏元件参数 如果隐藏元件序号 元件 右击 查找相似对象 确定
  • 解析MOS管的作用是什么-细说MOS管特性、性能参数、作用等

    MOS管概述 mos管是金属 metal 氧化物 oxide 半导体 semiconductor 场效应晶体管 或者称是金属 绝缘体 insulator 半导体 MOS管的source和drain是可以对调的 他们都是在P型backgate
  • ASML逆袭史:人、资金、技术,缺一不可

    前言 近年来 由于众所周知的原因 荷兰ASML 阿斯麦 公司的先进半导体制造设备 光刻机 进入普通大众视野 成为人们茶余饭后谈论的焦点话题之一 1月底 美日荷三方谈判达成协议 可能进一步限制先进半导体设备出口 的消息 又一次将光刻机置于舆论
  • Altium designer 原理图转换为pcb时出现的 unknown pin 和 failed to add class member

    网上有很多方法 大部分都是让直接新建一个pcb文件 这显然太不现实了 上述错误可以看出 unknown pin 的错误是在add pin to net的时候发生的 failed to add class member 的错误实在add to
  • PCB设计小结

    PCB设计小结 1 给所有元器件编号 快捷键T A A 2 pcb中旋转 3 对齐 pcb中快捷键A 一般是右对齐 底对齐 保存间距 4 CTRL Z键撤销无效 点击撤销按钮也无效 保存重启软件就可以了 5 测距 ctrl m 6自动布线
  • 基于电源完整性的PCB设计原则

    基于电源完整性的一些PCB设计建议 1 尽量减少电源和地通路之间的环路电感 在相邻的层上分配电源和接地面时 使用尽可能薄的电介质 2 通过在平面之间使用尽可能高的介电常数来获得平面之间的最低阻抗 与尽可能薄的介电常数设计保持一致 3 使用尽

随机推荐