跨时钟域,配置信息一般set_max_delay按照3delay来约束。
2、异步回读、rst、clear信号:
设置set_false_path,放松时序约束要求,不应分析设计中的逻辑路径。因为不关心点到点时序要求。