我对 Vivado 和 VHDL 还很陌生，我想要一些关于基本问题的指导。
我猜我可以创建自己的库并在我的项目中使用它们，就像使用默认库和基本库一样
eg:
library IEEE;
use IEEE.std_logic_1164.ALL;
use IEEE.std_logic_unsigned.ALL;
现在，通过在网上浏览，我还没有找到任何具体的答案，没有任何直接的方法来“添加库”（至少在我的 Vivado 版本中）。
有什么方法可以使用类型定义构建 VHDL 代码并在您喜欢的任何文件中使用它们，例如在 C 中完成的那样？
所以库只是处理一些名称冲突的一种方法。因此，Xilinx（或其他供应商）可以发布新实体，而不会使其与现有对象发生冲突。你当然也可以这样做，但它实际上并不能为你解决任何问题。
相反，您正在寻找的是package。让我们看看如何使用它：
让我们创建另一个文件tools.vhd
package tools is
type tribool is (true, false, maybe);
end package;
然后我们可以在我们的实体中使用它：
use work.tools.all;
...
signal x : tribool := maybe;
本文内容由网友自发贡献，版权归原作者所有，本站不承担相应法律责任。如您发现有涉嫌抄袭侵权的内容，请联系:hwhale#tublm.com(使用前将#替换为@)
