什么是 ARM Cortex M3 中 NVIC 支持的中断尾链。
尾链是异常的背对背处理,无需
中断之间的状态保存和恢复的开销。这
处理器跳过八个寄存器的弹出操作和八个寄存器的压入操作
当退出一个 ISR 并进入另一个 ISR 时,因为这没有效果
在堆栈内容上。Cortex™-M3 技术参考手册 http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.ddi0337e/Babjagdg.html
这基本上意味着,处理挂起的中断而不重复堆栈。
如果你想了解更多细节,我推荐这本书:
ARM Cortex-M3 权威指南 https://rads.stackoverflow.com/amzn/click/com/0750685344
本文内容由网友自发贡献,版权归原作者所有,本站不承担相应法律责任。如您发现有涉嫌抄袭侵权的内容,请联系:hwhale#tublm.com(使用前将#替换为@)