Python
Java
PHP
IOS
Android
Nodejs
JavaScript
Html5
Windows
Ubuntu
Linux
FPGA Altera相关软件基本用法
Quartus II 13 1 基本用法 1 配置 1 Assignments gt Device 配置FPGA主芯片 Unused pins 输入三态 Dual Purpose Pins 设置为IO口 2 PIN Planner对需要的p
FPGA
ubuntu14.04 64bit 安装 && 破解quartus13.0 记录
安装文件 Quartus 13 0 0 156 linux iso Quartus 13 0 0 156 devices 1 iso 1 挂载 sudo mount o loop Quartus 13 0 0 156 linux iso m
FPGA
Ubuntu
【Xilinx AX7103 MicroBalze学习笔记2】MicroBlaze 串口发送 Hello World 实验
目录 实验介绍 硬件设计 Vivado部分 创建工程 搭建Block Design MicroBlaze部分 外围模块部分 时钟模块 Uart部分 管脚绑定 时钟约束 生成Bit流文件 软件设计 SDK部分 板级验证 总结 往期系列博客 实
MicroBlaze
FPGA
vivado
Microblaze
fpga开发
威三学社介绍
公司介绍 北京威三电子科技有限公司 成立于 2017年 专注于提供创新性科研和教学解决方案 主要面向无线设计和测试 人工智能视觉与核物理化学分析等领域 公司愿景 通过强大灵活的技术解决方案帮助工程师和科学家提高生产力 讲师介绍 尤恺元先生
fpga开发
网络
全文检索
FPGA
HDMI接口协议
文章目录 背景 一 HDMI简介 1 高清多媒体接口 2 DIV与HDMI 1 DVI接口 2 DVI编码 1 DVI编码时序图 2 DVI编码器示意图 3 HDMI接口 1 接口类型 2 A型接口引脚图 4 HDMI编码机制图 二 TMD
FPGA
fpga开发
Xilinx软件开发: 用仿真器在XSCT下加载u-boot
XSCT介绍 XSCT全称叫做Xilinx Software Command Line Tool 顾名思义是Xilinx提供的软件命令行工具 完整的使用说明可以参考ug1208 xsct reference guide 我们平常调试裸机程序
Xilinx软件开发 Master Wang
Xilinx
petalinux
FPGA
zynq
zynq ALSA
设计参考的代码PS和PL端的下载链接如下 linuxkernel版本号4 4 基于Zedboard 的ADAU1761功放芯片 ADI公司kernel和hdlgit链接地址 Took Linux device tree is include
FPGA
Cordic角度旋转算法高位宽输入实现DDS的一些思考
Cordic角度旋转算法简介 在DDS内 Cordic算法相当于替代Rom的一种相幅映射算法 算法通过计算单位圆上点的X坐标和Y坐标 得到角度 的正弦和余弦值 从一个正弦和余弦已知的初始角度开始 通过多次旋转一系列固定角度来获得所需点的坐标
DDS
算法
FPGA
asic
MicroBlaze系列教程(5):AXI_UART16550的使用
文章目录 toc AXI UART16550简介 MicroBlaze硬件配置 常用函数 使用示例 参考资料 工程下载 本文是Xilinx MicroBlaze系列教程的第5篇文章 AXI UART16550简介 axi uart16550
ISEVivadoMicroBlaze系列教程
fpga开发
Xilinx
FPGA
Microblaze
FPGA时序约束系列文章汇总
时序约束在FPGA开发中起着非常关键的作用 与时序约束相关的方面包括时钟分析 路径分析 布线和布局优化等 时序约束的正确性和准确性对于设计的成功是至关重要的 因为它们对电路的时序性能 功耗和资源利用率有着重要影响 有效的时序约束可以帮助设计
FPGA时序约束
fpga开发
FPGA
vivado
verilog
fifo读写写测试
记录学习日常 本实验参考正点原子的实验教程 按照自己的理解来完成实验 四个模块 第一个模块是调用fifo IP核并设计类型 二 写如数据模块 三 读数据模块 四 顶层模块 ip核设置如图 二 写数据模块的输入有时钟 复位 写满 写空 输出有
FPGA
FPGA原理与结构——FIFO IP核原理学习
一 FIFO概述 1 FIFO的定义 FIFO是英文First In First Out的缩写 是一种先入先出的数据缓冲器 与一般的存储器的区别在于没有地址线 使用起来简单 缺点是只能顺序读写数据 其数据地址由内部读写指针自动加1完成 不能
FPGA原理与结构
FIFO设计与使用
fpga开发
FPGA
硬件架构
Quartus II 操作入门
使用Quartus设计FPGA 简单包括以下流程 新建工程 写代码 编译工程 找错误 分配引脚 重编译 下载配置 到硬件 为保证设计的正确性 在编译后 一般还需要做仿真验证 然后下载至硬件 有两种仿真方式 功能仿真 时序仿真 新建工程 写代
verilog
FPGA
【一 DE1-SOC】quartus II下载程序步骤
最近的开发都是使用vivado 想把某个工程迁移到DE1 SOC中 由于许久不使用qaurtus了 生疏了 下载程序老是失败 记录以一下载的步骤 开发板 DE1 SOC 芯片型号 5CSEMA5F31C6N 1 首先编写程序并编译成功 编译
FPGA学习之路
DE1SOC
FPGA
Xilinx 8B10B转换
Xilinx 官方提供了含有源码的8B10编解码 还有详细文档介绍 编码 https www xilinx com support documentation application notes xapp1122 pdf https www
FPGA
【原创】基于FPGA的数码管按键显示(two_key)
文档说明 一 背景介绍 心理一直有个疙瘩 总感觉不把数码管玩的溜些 觉得少了些什么东西 念头不通畅 说什么也要拿下 于是 有了这篇文档的产生 二 项目需求 选用开发板上的2个按键 当s1按下后 key cnt计数加2 当s2按下后 key
FPGA基础篇
FPGA
按键
动态显示
两个按键
SmartFusion从FPGA到ARM(一)——MSS_GPIO点灯
文章目录 前言 0 开发环境准备 1 创建一个基本工程 2 配置MSS模块 3 生成示例工程 4 Keil编译ARM工程 5 FPGA工程加载Hex文件 6 下载运行 7 JTAG SEL管脚说明 示例工程下载 前言 本系列教程 将会以Sm
SmartFusion从FPGA到ARM系列教程
SmartFusion
arm
FPGA
M3
关于数字信号处理中的降采样的学习总结
1 参考资料链接 https baike baidu com item E9 99 8D E9 87 87 E6 A0 B7 6860368 fr aladdin https wenku baidu com view 611009c881e
FPGA
数字信号处理
MATLAB
降采样
混叠
Xilinx ChipScope 的使用 ICON/ILA/VIO
文章目录 0 FPGA也能片上调试吗 1 Xilinx ChipScope简介 2 示例工程创建 3 添加ChipScope ICON IP核 4 添加ChipScope ILA IP核 5 添加ChipScope VIO IP核 6 将C
ISEVivadoMicroBlaze系列教程
Xilinx
ChipScope
FPGA
逻辑分析仪器
FPGA中的AXI总线
网上有很多介绍AXI的文章 本篇或多或少参考了一些 其中的一些内容是我自己的理解 我认为比较适合新手 希望能帮助到才接触FPGA的萌新 一 AXI简介 AXI Advanced eXtensible Interface 直译过来就是先进的可
FPGA
fpga开发
«
1 ...
15
16
17
18
19
20
21
...23
»