Python
Java
PHP
IOS
Android
Nodejs
JavaScript
Html5
Windows
Ubuntu
Linux
【读书笔记】高级FPGA设计之面积结构设计
目录 面积结构设计 折叠流水线 基于控制的逻辑复用 资源共享 复位对面积的影响 无复位的资源 无置位的资源 无同步复位的资源 复位 RAM 利用置位 复位触发器引脚 总结 面积结构设计 本篇讨论数字设计的三个主要物理特性的第二个 面积 并分
读书笔记
fpga开发
数字IC
verilog
面积优化
【仲裁器】轮询仲裁round-robin,rr
起因 在多主单从的设计中 当多个源端同时发起传输请求时 需要仲裁器根据优先级来判断响应哪一个源端 轮询仲裁 各个源端优先级相同 当其同时发起请求时 依次进行响应 电路图 代码 module rr arb input clk input rs
IC设计常见电路verilog实现
fpga开发
基于FPGA的售货机
文章目录 一 要求 二 效果 三 设计思路 1 按键 2 数码管 3 LED 4 蜂鸣器 四 程序流程图 五 项目RTL视图 六 代码实现 1 按键消抖 2 售货机 3 LED 4 数码管 5 音乐播放 6 蜂鸣器 7 顶层模块 七 仿真
FPGA
fpga开发
xilinx ip 高斯滤波
功能 1 单axi stream 接口输入 10bit raw输入 axis输出 10bit输出 使用5x5 的卷积进行滤波 2 使用xilinx hls 编写 3 配置寄存器有 pragma HLS INTERFACE s axilite
xilinx ip
Xilinx
hls
ip
fpga开发
FPGA资源之LUT
文章目录 一 CLB资源简介 二 LUT查找表资源 SLICEM SLICEL 三 LUT资源 3 1 LUT资源工作原理 3 2 LUT资源内部结构 3 3 LUT功能的拓展 3 4 LUT硬件原语 一 CLB资源简介 Xilinx 7的
基于Vivado的硬件设计
fpga开发
SPI协议详解
SPI协议详解 前言 一 SPI简介 二 接口 三 SPI总线个特点 一 主从模式 二 同步传输 三 全双工串行通信 数据传输高位在前 低位在后 四 SPI总线传输的4种模式 一 SPI总线的极性 二 SPI总线的相位 三 四种模式 1 模
FPGA学习笔记
散记
fpga开发
EDA12--DC脚本命令(一)
这里写目录标题 一 流程简介 二 启动DC 三 读入与链接 3 1 analyze elaborate 3 1 1 analyze命令 3 1 2 elaborate命令 3 2 read命令 四 工作环境设置 4 1 设置工作条件 4 2
EDA学习
Linux
fpga开发
PLC的优势与特点
1 高可靠性 所有I O接口电路均采用光电隔离 将工业现场外部电路与plc内部电路电气隔离 各输入采用R C滤波器 其滤波时间常数一般为10 20 ms 各模块采用屏蔽措施 防止辐射干扰 采用性能优异的开关电源 严格筛选采用的设备 良好的自
PLC
fpga开发
IP核的使用之ROM(Vivado)
存储类IP核 ROM 文章目录 存储类IP核 ROM 一 引言 二 ROM IP核及相关内容扫盲 1 ROM简介 2 ROM的初始化文件介绍 3 分布式ROM和块ROM简介 4 单端口ROM和双端口ROM简介 三 分布式ROM IP核的创建
IP核
fpga开发
网络协议
[从零开始学习FPGA编程-26]:进阶篇 - 基本组合电路-数据选择器(Verilog语言)
作者主页 文火冰糖的硅基工坊 文火冰糖 王文兵 的博客 文火冰糖的硅基工坊 CSDN博客 本文网址 目录 前言 第1章 数据选择器 1 1 数据选择器概述与原理
从零开始学FPGA编程
fpga开发
学习
数据选择器
mux
<通信接口篇> I2C介绍
目录 01 I2C总线介绍 总线物理连接 通信模式 I2C协议整体时序 02 I2C读写时序介绍 I2C写时序 主机 I2C读时序 主机 03 文章总结 大家好 这里是程序员杰克 一名平平无奇的嵌入式软件工程师 作为嵌入式开发人员 无论是硬
外设驱动设计
fpga开发
嵌入式硬件
STM32学习笔记---电源管理
一 STM32电源管理简介 1 电源管理简介 电源对电子设备的重要性不言而喻 它是保证系统稳定运行的基础 而保证系统能稳定运行后 又有低功耗的要求
STM32
单片机
fpga开发
UVM基础-sequence library
一 sequence library的用法 1 1 sequence library在环境中的使用 uvm sequence library定义为是一堆sequence的集合 本质上其实就是uvm sequence 只不过在普通的uvm s
芯片开发前端验证
fpga开发
基于FPGA的正弦波发生器设计与实现
基于FPGA的正弦波发生器设计与实现 摘要 本文介绍了一种基于FPGA的正弦波发生器的设计与实现 通过使用FPGA的数字信号处理功能 可以实现高精度 高性能的正弦波生成 文章首先介绍了DDS Direct Digital Synthesis
MATLAB
fpga开发
FPGA时序约束简介和应用技巧
FPGA时序约束简介和应用技巧 FPGA Field Programmable Gate Array 是一种可编程逻辑设备 广泛应用于数字电路设计和实现 FPGA的性能和正确功能的实现与时序约束密切相关 时序约束是一种描述设计中各个时钟域之
MATLAB
fpga开发
从 Spec.到芯片_(数字IC、模拟IC、FPGA/CPLD设计的流程及EDA工具)
从 Spec 到芯片 先来看张图 本图体现出了集成电路产业链 设计业 制造业 封测业 关于制造 封装测试我们看两张图稍作了解即可 关于设计 是本文主要内容 主要从下方几个方面了解 1 IC设计大致分类 2 IC设计需要考虑的因素 3 数字I
fpga开发
硬件工程
射频工程
硬件架构
arm开发
FPGA学习—数码管显示
FPGA学习 数码管显示 文章目录 FPGA学习 数码管显示 结构框架 一 硬件设计 二 verilog编写 1 计数器 2 译码模块 3 数码管扫描模块 4 顶层模块 实验结果 结构框架 数码管动态显示采用了人眼暂存的原理 即时分复用 在
FPGA
fpga开发
嵌入式硬件
学习
谐振电路 - 01 介绍
1 定义 对于包含电容和电感及电阻元件的无源一端口网络 其端口可能呈现容性 感性及电阻性 当电路端口的电压U和电流I 出现同相位 电路呈电阻性时 称之为谐振现象 这样的电路 称之为谐振电路 缩写是 LLC 谐振电路的本质是电容中的电场能与电
电路基础
fpga开发
Verilog 实现奇偶校验
1 奇偶效验 parity check 是一种校验代码传输正确性的方法 根据被传输的一组二进制数位中 1 的个数是奇数或者偶数来进行校验 采用奇数校验的称之为奇校验 反之称之为偶校验 采用哪种校验是事先规定的 通常会设置一个奇偶效验位 用它
fpga开发
qml界面参数传递、返回
背景 设计设置界面时需要在键盘上设置数值 设定完返回时需要知道返回值是什么 如果用上下级关系实现可能很方便 但是会重复加载按键模块 觉得这样不好 想用stackView push url 初始值 设定后的值 这样的方式 1 想过用带参数信号
c8051f120
单片机
fpga开发
Qt5
«
1 ...
28
29
30
31
32
33
34
...36
»