Python
Java
PHP
IOS
Android
Nodejs
JavaScript
Html5
Windows
Ubuntu
Linux
STM32学习之温湿度检测——DHT11
一准备材料 1 参考资料 STM32不完全手册 库函数版本 STM32F103xCDE DS CH V5 pdf STM32中文参考手册 V10 pdf DHT11 DHT11 下载链接 https pdf1 alldatasheetcn
STM32
STM32
学习
fpga开发
笔试
文章目录 前言 36 异步FIFO的设计 1 先从同步FIFO说起 2 异步FIFO介绍 3 空满判断 4 跨时钟域问题 5 关于格雷码的转换 6 代码实现异步FIFO 7 几点思考 8 写在后面 往期精彩 前言 嗨 来啦 今天学习一个 比
FPGA知识点大全系列
fpga开发
面试
职场和发展
【FPGA学习】状态机实现UART通信
文章目录 前言 一 数据帧结构 二 接收模块 2 1 状态设置 2 1 状态跳转 2 2 奇校验 2 3 数据输出 三 发送模块 3 1 状态跳转 3 2 数据输出 四 顶层模块 总结 前言 在之前的文章中 FPGA学习 实例一 Cyclo
FPGA学习
verilog
Cyclone IV
fpga开发
学习
使用D触发器实现8分频
使用D触发器实现8分频 verilog 前言 最近闲来无聊玩了一阵子FPGA 其中遇到一个经典的问题 就是用verilog实现8分频器 发现自己并不是很熟练 所以就以blog的形式记录一下 同时也分享给大家 所需要的前提条件 由verilo
fpga开发
以半加器实现全加器
module fulladder input wire in 1 input wire in 2 input wire cin 进位 output wire sum output wire count wire hfsum1 wire hf
fpga开发
FPGA异步通信之间的数据打拍
FPGA在通信的时候 经常会调用打拍函数对数据进行打拍 那么为什么要进行打拍呢 其实数据打拍也不是随便打的 那么我们先来看看异步通信中的亚稳态 由于FPGA设计中常常使用触发器 触发器工作时是有一定要求的 那就是触发器的时钟上升沿到来时间前
嵌入式硬件
fpga开发
Allegro如何制作封装
非常详细的Allegro封装制作步骤 这里以制作SOP8封装为例进行讲解 1 利用PadDesigner制作焊盘 在Parameters选项卡输入焊盘的参数 输入各参数如下图所示 在Layers选项卡输入所要建立焊盘的参数 完成后点击保存
Allegro PCB设计
硬件工程
pcb工艺
fpga开发
Powered by 金山文档
Quartus18.1 lite免费教育版下载及安装
目录 一 下载 1 首先注册intel官网账号 2 进入下载界面找到Quartus18 1教育版 3 下载项目 二 安装 一 下载 intel官网 www intel cn 1 首先注册intel官网账号 随便在官网注册个账号 国内的邮箱也
fpga开发
[从零开始学习FPGA编程-29]:进阶篇 - 基本时序电路-时序电路的两大基本特征(状态记忆与时钟触发)
作者主页 文火冰糖的硅基工坊 文火冰糖 王文兵 的博客 文火冰糖的硅基工坊 CSDN博客 本文网址 https blog csdn net HiWangWenBing article details 125309874 目录 前言 第1章
从零开始学FPGA编程
fpga开发
学习
时序电路
verilog
sequence中实现寄存器前门访问的4种方法
uvm sequence中实现寄存器访问的方法 在芯片的eda仿真过程中 有的场景需要在发包控制的时候对dut的寄存器进行一些动态配置 这就需要通过寄存器模型来对相关寄存器进行读写操作 小结三种方法如下 通过uvm top这个全局变量来获取
UVM笔记
fpga开发
(94)Verilog实现计数器
94 Verilog实现计数器 1 1 目录 1 目录 2 FPGA简介 3 Verilog HDL简介 4 Verilog实现计数器 5 结语 1 2 FPGA简介 FPGA Field Programmable Gate Array 是
芯片ampFPGA设计与验证TestBench
fpga开发
【FPGA】八、UART串口通信
文章目录 前言 一 UART简介 1 基本概念 2 UART协议 3 波特率简介 二 UART串口回环实验 1 设计思路 2 程序代码 串口接收模块 串口发送模块 串口顶层模块 串口仿真模块 3 仿真验证 总结 前言 在我们进行FPGA设计
FPGA基础
人工智能
fpga开发
FIR带通滤波器设计与验证
前言 复习大学课程中数字信号处理的内容 尽管学了很多理论知识 但与实际的联系还是比较少 也就是说学到的知识不能很好地运用于实践 所以我打算对理论知识进行验证 从MATLAB和FPGA入手 完成滤波器的设计 体会模拟信号数字处理的过程 同时也
fpga开发
MATLAB
I2C读写时序简述
I2C读写命令时序如下 这里默认I2C每次传输均按8bit模式传输 写时序 1 Master先发送Start bit 开始一笔传输 2 Master发送从机地址 s addr 7 0 其中s addr 6 0 包含从机地址 s addr 7
IC设计方法
单片机
STM32
fpga开发
时序约束理论与实践
前言 基础概念整理 更多内容参考文后的链接 1 input delay input delay定义 由下图可以看出Input Delay是以上游芯片的时钟发送沿为参考 上游的输出数据到达FPGA的外部输入端口之间的延迟 输入延迟 input
fpga开发
ISE约束文件UCF与Vivado约束文件XDC(FPGA不积跬步101)
ISE约束文件UCF与Vivado约束文件XDC FPGA不积跬步101 随着FPGA技术的日益成熟 越来越多的工程师选择使用FPGA进行嵌入式系统的设计和开发 在FPGA的设计中 约束文件的编写是非常重要的一环 而在约束文件的编写中 IS
Matlab学习
fpga开发
MATLAB
FPGA篇(十二)仿真中 `timesclae的用法
timescale 1ns 1ps 小实验 timescale 1ns 1ps 前面是刻度 小数点之前 后面是精度 小数点之后 一旦超过了精度 就会四舍五入 modelSim仿真 仿真代码如下所示 timescale 1ns 1ps reg
FPGA
fpga开发
verilog
timescale
目标检测YOLO实战应用案例100讲-智能目标检测系统在FPGA中的设计与实现
目录 基于FPGA的目标检测系统的设计与实现 深度学习硬件加速技术研究现状 相关理论与技术概述
目标检测YOLO系列实战应用案例精讲100例
目标检测
YOLO
fpga开发
07 FPGA阻塞赋值与非阻塞赋值
阻塞赋值与非阻塞赋值的含义 在组合逻辑电路中使用阻塞赋值 其效果和c语言是一样的顺序执行 但在时序逻辑电路中常使用非阻塞赋值 非阻塞赋值最明显的就是所有语句块以及一个语句块中的不同变量都是在同步时钟控制下并行执行 这样就会出现输入与输出 延
FPGAXilinx Spartan6基础入门
fpga开发
FPGA学习:TMDS协议编码与解码测试
TMDS协议是当下很重的一个视频传输协议 DVI以及HDMI均采用该协议进行视频数据的转化和传输 TMDS编码部分如下 通过该模块可将8bit视频像素数据转为10bit 具体的转化流程图可自行搜索 算法并不复杂 Testbench time
FPGA
fpga开发
学习
«
1 ...
29
30
31
32
33
34
35
36
»