Python
Java
PHP
IOS
Android
Nodejs
JavaScript
Html5
Windows
Ubuntu
Linux
【AD20学习笔记】原理图库基础概念篇
2022 7 6 暑假里还是跟着凡亿教育的课程再学习一遍吧 虽然这个课程已经看了很多遍了 但老是记不住 实战的时候需要在调视频看 很难受 这次再系统完整地跟一遍基础和实战 在这里记录一下 我这里一般是看完一堂课就开画了 不是很系统详细写 仅
AD20学习
pcb工艺
EMC一些常见问题(面试也会稍微提及)
什么是EMC测试 如何进行EMC测试 什么是EMC测试 如何进行EMC测试 EMC EMI设计 电子发烧友网 elecfans com 1 为什么要对产品做电磁兼容设计 答 满足产品功能要求 减少调试时间 使产品满足电磁兼容标准的要求 使产
EMC
安全性测试
可用性测试
pcb工艺
细说三极管
文章目录 前言 一 什么是三极管 二 三极管是哪三级 1 基极 2 集电极 3 发射极 三 三极管的分类 1 根据材料 2 根据结构 3 根据功率 4 根据工作频率 5 根据制作工艺 6 根据制外形封装 7 根据用途 四 三极管的工作原理
电子元件杂谈
硬件工程
嵌入式
pcb工艺
硬件架构
Altium Designer借助嘉立创添加PCB封装和3D模型
目录 引言 打开立创专业版EDA 建立项目 从立创商城找到器件编码 添加PCB封装 导出和修改3D封装 引言 由于使用Altium Designer的频率并不是特别高 所以每一次使用总是得东跌西撞的才回忆起一些使用步骤 因此 想在这里记录一
Altium Designer
pcb工艺
OrCAD原理图绘制使用操作
文章目录 工程的创建 原理图整体设置 调用元器件库 常用元器件库调用 key 一些元器件库介绍 key 常用元器件搜索名 自建元器件库 新建元器件库 新建元器件 绘制元器件管脚设置 key Homogeneous和Heterogeneous
原理图和PCB
pcb工艺
硬件工程
笔记
PCB包地与串扰,工程界常常使用保护地线进行隔离,来抑制信号间的相互干扰,保护地线有时能够提高信号间的隔离度
包地与串扰 硬件工程师炼成之路 工程界常常使用保护地线进行隔离 来抑制信号间的相互干扰 的确 保护地线有时能够提高信号间的隔离度 但是保护地线并不是总是有效的 有时甚至反而会使干扰更加恶化 使用保护地线必须根据实际情况仔细分析 并认真处理
PCB 设计
pcb工艺
使用AD14制作PCB的全部流程以及PCB打样流程介绍
文章目录 1 各PCB打样公司 1 1 深圳嘉立创 1 2 捷配 1 3 华秋 1 4 猎板 2 嘉立创PCB打样流程 2 1 在线下单 2 2 上传PCB文件 2 3 选择板子数量 2 4 工艺参数设置 3 AD元器件库 4 AD14创建
PCB
pcb工艺
硬件工程
Altium designer20(AD20)安装教程
一 教程是基于本人在安装过程中的截图 步骤都非常详细 PDF教程文档 AD 20安装 提取码 u8mm AD20下载链接 AD20安装包 提取码 v7t6
AD20应用技巧
其他
pcb工艺
Proteus
单片机
Proteus 8.9原理图转换为PCB图
Proteus 8 9原理图转换为PCB图 1 点击PCB设计图标 2 定义边界 在Board Edge图层建立矩形 此矩形内放置所有元器件 3 选用自动布局 Auto Placer 勾选所有器件 也可手动布置 没有的元器件封装可以重新选择
Proteus
pcb工艺
PCIe5.0的Add-in-Card(AIC)金手指layout建议(三)
PCIe5 0的Add in Card AIC 金手指layout建议 一 PCIe5 0的Add in Card AIC 金手指layout建议 二 前面两篇文章介绍了第一种金手指的layout建议 适用速率在32 0 GT s 以下介绍
SI
pcb工艺
信号完整性
PCIe
什么是SSC(扩频时钟)?
SSC全称Spread Spectrum Clocking 即扩频时钟 由于信号的辐射主要是由于信号的能量过于集中在其载波频率位置 导致信号的能量在某一频点位置处的产生过大的辐射发射 因此为了进一步有效的降低EMI辐射 芯片厂家在设计芯片时
SI
pcb工艺
信号完整性
S参数
传输线
如何渲染精美3D PCB图
简介 现在网上大部分PCB渲染方法都比较麻烦 并且会有丝印不清晰 或者走线与铜皮不显现问题 现在分享一种简单有效的PCB渲染方法 图为渲染效果图 工具或材料 AD keyshot 一个带3D封装图的PCB文件 具体步骤 1 AD端操作 在P
3d
pcb工艺
图形渲染
嵌入式硬件
【Xilinx Vivado时序分析/约束系列5】FPGA开发时序分析/约束-IO时序分析
在之前介绍的是FPGA内部的时序分析 包括以下几种情况 寄存器与寄存器之间 输入PAD 输入时钟 与寄存器之间 寄存器与输出 PAD 输出时钟 之间 输入PAD 输入时钟 与输出PAD 输出时钟 现在就开始分析FPGA与外部的其他器件的连接
时序分析
fpga开发
pcb工艺
硬件工程
硬件架构
3张图了解,PCB板的线宽、铜厚度,与通过的电流对应的关系
通常我们看到板子上的线宽线距 有各种线宽 最常见的是0 25mm 0 2mm 0 3mm等居多 那这些线宽对应的铜厚以及电流是什么呢 小编将这些列为一个表格作为参考 注 用铜皮作导线通过大电流时铜箔宽度的载流量应参考表中的数值降额50 去选
Layout专区
PCB生产
pcb工艺
设计规范
153个!PCB板上的字母符号都代表啥?一图带你搞懂!
PCB板是基于电路设计图而生产的 看过电路设计图的小伙伴都会知道 上面有各种物理电学标准符号 通过分析电路设计图 可以得知将使用哪些电子元器件 各元器件之间的关系 以及该电路具备哪些性能 为此 小编在网络上搜集了一些电工电路图常用的字母符号
PCB生产
设计规范
嵌入式硬件
pcb工艺
PCB电路板上各种标志的含义
目录 一 PCB电路板上各种标志的含义 1 防静电标志 2 WEEE标志 3 国内认证 4 全球认证 5 北美认证 6 欧盟认证 7 韩国认证 8 日本认证 9 澳大利亚认证 一 PCB电路板上各种标志的含义 链接 PCB电路板上各种标志的
PCB设计
pcb工艺
【Xilinx Vivado时序分析/约束系列7】FPGA开发时序分析/约束-FPGA单沿采样数据input delay时序约束实操
目录 问题引入 分析问题 实际工程解决 新建工程 顶层代码 编辑时序约束 生成时序报告 设置输入延迟 具体分析 Data Path 表示数据实际到达的时间 Destination Clock Path 目的时钟路径 往期系列博客 根据第六节
时序分析
fpga开发
硬件工程
pcb工艺
硬件架构
【Xilinx Vivado时序分析/约束系列2】FPGA开发时序分析/约束-建立时间
目录 基本概念 数据结束时间 Data finish time 保持时间门限 保持时间余量 Hold Slack 基本概念 数据结束时间 Data finish time 之前解释了数据达到的时间 对于data arrival time T
时序分析
fpga开发
硬件工程
硬件架构
pcb工艺
AD常用快捷键总结
1 shift s 键 切换单层显示 2 q Ctrl Q 英寸和毫米 尺寸切换 3 D R进入布线规则设置 其中 Clearance 是设置最小安全线间距 覆铜时候间距的 比较常用 4 CTRL 鼠标单击某个线 整个线的NET 网络 呈现
网络
pcb工艺
AD软件点击启动没有反应
文章目录 一 AD无法启动 二 解决方法 一 AD无法启动 之前用了很久的AD16 突然某一天打开电脑 点开AD 结果一点反应没有 我还楞了一下 怎么今天你小子不想上班了 然后又点了一次 还是没反应 于是头铁继续试了几次 离了个大谱 一点东
Altium Designer
pcb工艺
嵌入式
«
1
2
3
4
5
6
7
»