Verilog小心得

2023-11-06

一.概念

阻塞赋值 =

在always过程块中，当存在多条阻塞赋值语句时，在前面的赋值语句没有完成之前，后面的语句就不能被执行，阻塞赋值语句顺序执行，就像被阻塞了一样，因此被称为阻塞赋值。

非阻塞赋值 <=

在always过程块中，当存在多条阻塞赋值语句时，多条非阻塞赋值语句同时完成赋值操作，没有丝毫阻塞，因此被称为非阻塞赋值。

二.区别

1.使用上的区别

非阻塞赋值一般用于时序逻辑，阻塞赋值一般用于组合逻辑。

2.在vivado中综合后的区别

（1）在vivado中编写阻塞与非阻塞赋值的代码。
（2）在RTL原理图中观察他们的区别。

①阻塞赋值

综合后原理图：
在这里插入图片描述

②非阻塞赋值

综合后原理图：
在这里插入图片描述
从图中可以看出，阻塞赋值综合出来为触发器，非阻塞赋值综合出来为移位寄存器。

本文内容由网友自发贡献，版权归原作者所有，本站不承担相应法律责任。如您发现有涉嫌抄袭侵权的内容，请联系:hwhale#tublm.com(使用前将#替换为@)

verilog

vivado

Verilog小心得的相关文章

为什么我的输出没有被赋值？

我正在为一个更大项目的一部分开发解码器我有两个计数器充当该模块的输入其中一个计数器计数 0 15 另一个计数器在第一个计数器达到 15 时递增一次根据计数器的值解码器输出不同的值通常它是 0 1 或 1 但有时它必须是 0 707
计算数组中的个数

我试图在 Verilog 中计算 4 位二进制数中 1 的数量但我的输出是意外的我尝试了几种方法这是我认为应该有效的方法但事实并非如此 module ones one in input 3 0 in output 1 0 one a
Verilog HDL 循环语句错误：具有非常量循环条件的循环必须终止

我对 Verilog 完全陌生对于我在大学学习的课程我必须很快了解它的很多内容我正在摆弄我的 Altera DE2 板和 quartis2 并了解其细节我正在尝试制作一个通过开关打开和关闭的计数器到目前为止计数器根据按键进行计数
Verilog 奇怪的仿真结果综合后

我面临一个奇怪的问题该代码适用于简单的 ALU 仅将感兴趣的代码粘贴到此处 always posedge clk or posedge rst begin if rst 1 begin mul valid shr 3 b000 end e
如何在 verilog 中不使用 while() 循环（用于综合）？

我已经养成了开发大量测试平台并使用 for 和 while 循环进行测试的习惯没关系问题是我已经将这种习惯用于对应该可综合的电路进行编码 XST等拒绝合成代码无需对合成参数进行额外修改例如 while num lt test num
「Verilog学习笔记」游戏机计费程序

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点刷题网站用的是牛客网 timescale 1ns 1ns module game count input rst n 异位复位信号低电平有效 input clk 时
x 和 z 值在 Verilog 中到底代表什么？

Verilog 标准定义了四种类型的位值 0 1 x 和 z 其中 0 表示低 1 表示高 x 表示未知 z 表示未驱动网络有几个问题 x 是否意味着我们不知道该值是 0 还是 1 0 或 1 或 z 或者该值是未知的并且可以是 0 1
用于 Verilog 或 SystemVerilog 的 TAP（测试任何协议）模块

是否有 TAP 测试任何协议 http testanything org Verilog 的实现那就太好了因为这样我就可以使用证明来自动检查我的结果更新 10 9 09 有人问为什么不使用断言部分 TAP 为我提供了一些很好的报告
使用forever和always语句

以下两个代码都会生成一个时钟我需要知道除了时钟生成之外永远循环是否还有其他用途我只在时钟一代中遇到过永远如果只是为了这个目的那岂不是毫无用处 initial begin clk 0 forever begin 5 clk clk
如何生成异步复位verilog总是阻塞凿子

Chisel 始终生成敏感度列表中仅包含时钟的块 always posedge clk begin end 是否可以将模块配置为使用异步重置并生成这样的始终块 always posedge clk or posedge reset begi
如何在verilog中逐行读取文本文件？

我有一个 SREC 文件它是一个简单的文本文件我想在 verilog 中逐行读取它我怎样才能做到这一点以下读取文件每个时钟周期 1 行预期的数据格式是每行一个十进制数 integer data file file handler
如何获取值数组作为 plusargs？

如何获取值数组作为参数我需要从命令行获取一组未定义大小的命令如何将这些参数放入数组或队列中 Eg CMDS READ WRITE READ N WRITE 它应该被带到一个数组中 value plusargs不支持数组但支持字符串看
if 语句导致 Verilog 中的锁存推断？

我正在编写用于合成算法的 Verilog 代码我对哪些情况可能导致推断锁存器有点困惑下面是这样的一段代码虽然它在模拟中工作得很好但我担心它可能会导致硬件问题 always b1 or b2 b1 map b2 map m1 map
将库添加到 Vivado 2014.4

我对 Vivado 和 VHDL 还很陌生我想要一些关于基本问题的指导我猜我可以创建自己的库并在我的项目中使用它们就像使用默认库和基本库一样 eg library IEEE use IEEE std logic 1164 ALL us
如何在 Verilog 中综合 While 循环？

我尝试设计一个 Booth 乘法器它在所有编译器中运行良好包括 Modelsim Verilogger Extreme Aldec Active Hdl 和 Xilinx Isim 我知道模拟和综合是两个不同的过程而且只有少数Veri
在 Mac OS X 10.6.8 上用什么来编译和模拟 Verilog 程序？

作为教学大纲的一部分我需要模拟 Verilog 程序但是我的大学使用 Xilinx ISE 但它不适用于 Mac 因此请帮助我提供最好的软件以及有关如何安装和使用它们的一些详细步骤你可以尝试伊卡洛斯 Verilog http iv
在 Verilog 设计中产生时钟故障

我正在使用 Verilog 设计芯片我有一个 3 位计数器我希望当计数器处于第 8 次循环时应该有一个时钟故障之后就可以正常工作了在 Verilog 设计中产生时钟故障的可能方法是什么在时钟信号上注入毛刺的一种方法是使用forc
系统 verilog 中没有类型的输入

我在一个系统 verilog 代码的输入和输出的示例中遇到过module没有说明它们的类型例如logic wire module mat to stream input 2 0 2 0 2 0 a b input newdata inpu
学习 Verilog 的资源 [关闭]

Closed 这个问题正在寻求书籍工具软件库等的推荐不满足堆栈溢出指南 help closed questions 目前不接受答案我是 Verilog 新手有人可以推荐学习资源书籍视频博客或任何他们有良好个人经验并帮助他们更
为什么我们在FGPA / VHDL / VIVADO中使用REG？

我正在使用 Xilinx 的 vivado 在 verilog 中进行编程我想知道为什么我们使用某些输出reg 例如reg 3 0 encoder output我们使用它是因为我们的 16 到 4 编码器有 4 个输出对吧我假设我们使

随机推荐

极简java实现理解单例模式核心

问单例模式意义在项目中有的对象只需要存在一个就足够了多创建对象则会浪费资源单例模式可以保证项目对象只存在一个且不会被多次创建 java实现例子最少代码 public class Singleton public static
ABP模块系统学习及使用

ABP模块系统简介参考 ABP中配置的注册和初始化 ABP模块系统 ABP 源码解析一 ABP启动 ABP框架提供了创建和组装模块的基础一个模块能够依赖于另一个模块在通常情况下一个程序集就可以看成是一个模块在ABP框架中一个模
verilog搭建16位加法器记录时钟信号、实现24小时时钟

构建一个4位BCD计数器每个十进制数字用4位编码 q 3 0 是个位 q 7 4 是十位以此类推对于数字 3 1 也输出一个enable信号表示什么时候需要增加上面三位数字参考输出代码 module top module inp
通过uvm_printer的print_generic进行扩展打印

uvm的field automation机制实现的其中一项功能就是sprint功能该函数通过调用do print函数实现在某些情况的 uvm的打印功能不是我们所期望的比如多维数组的field automation机制就不支持 stru
k8s集群部署（rke + rancher）

部署环境说明 cat etc redhat release CentOS Linux release 7 9 2009 Core 一使用rke命令安装 k8s集群 1 在所有节点上安装chronyd服务 yum y install chr
【LeetCode3】无重复字符的最长子串（滑动窗口）

窗口维护的是无重复字符的最长子串 c int lengthOfLongestSubstring string s vector
linux下挂载和卸载cdrom

1 查询块设备及mount位置 root slave143 lsblk NAME MAJ MIN RM SIZE RO TYPE MOUNTPOINT sr0 11 0 1 3 6G 0 rom type rom表示sr0为 cdrom设备
Java生成某段时间内的随机时间

上代码 1 import java text SimpleDateFormat 2 import java util Date 3 4 public class DateUtil 5 6 7 生成随机时间 8 9 param beginDa
Linux部署vue项目

一 nginx conf配置文件位置 etc nginx nginx conf 二 nginx的常用命令 1 启动 Nginx start nginx 或 systemctl start nginx 2 关闭 Nginx nginx s s
【2023最全最新教程】RobotFramework的介绍与环境搭建(超详细~)

本文使用的环境 win10系统 python3 6 一 RobotFramework介绍 1 1 框架基本介绍 1 Robot Framework 简称RF 是基于python编写的开源的功能自动化框架 2 RF是一款关键字驱动的测试框
STM32外设芯片驱动学习记录 —— (一) BH1750光照传感器驱动开发

目录一芯片介绍二 Datasheet解读 1 硬件说明 2 寄存器说明 3 通信过程三驱动代码编写 1 软件I2C驱动 2 BH1750芯片驱动函数总结一芯片介绍 BH1750是16位数字输出型环境光强度传感器集成电路使
VanillaNet实战：使用VanillaNet实现图像分类（二）

文章目录训练部分导入项目使用的库设置随机因子设置全局参数图像预处理与增强读取数据设置Loss 设置模型设置优化器和学习率调整算法设置混合精度 DP多卡 EMA 定义训练和验证函数训练函数验证函数调用训练和验证方法运
1.1python中print的使用方法

1 对于初学者开始学习python 首先应该学会的就是对python中的print用法学习一个函数首先需要知道该函数的使用方法使用参数以及使用后的结果本文以pycharm解释器对python中函数print 做出以下解释 1 打开p
赣榆高中2021高考成绩查询,赣榆中考成绩查询2021

2021赣榆中考成绩查询时间方法 91中考网消息 2021年赣榆中考即将开始在中考后广大考生最关心的无疑就是中考成绩查询方法赣榆中考成绩什么时候公布根据往年经验小编收集整理了2021赣榆中考成绩查询时间方法具体如下 2021赣榆
数字黑洞 C语言

题目给定任一个各位数字不完全相同的 4 位正整数如果我们先把 4 个数字按非递增排序再按非递减排序然后用第 1 个数字减第 2 个数字将得到一个新的数字一直重复这样做我们很快会停在有数字黑洞之称的 6174 这个神奇的数字
Vue中打包压缩插件：compression-webpack-plugin

1 http gzip 介绍 Encoding type gzip GNU zip 压缩格式也是互联网上最流行的压缩格式 deflate zlib deflate 压缩格式流行程度仅次于 gzip br 一种专门为 HTTP 优化的新压
Jmeter集合点

一集合点简介 1 我们怎么实现真正的并发并发指的是系统中真正操作业务的用户在jmeter中称为线程数 jmeter中各个线程用户在进行业务操作中的顺序存在一定的随机性 2 集合点的目的让各个线程用户步调一致对系统进行
小记跨域相关问题

注解 CrossOrigin 支持跨域跨域不同的域名A 访问域名B 的数据就是跨域端口不同也是跨域 loalhost 18081 gt localhost 18082 协议不同也是跨域域名不同也是跨域协议一直端口一致域
Verilog小心得

一概念阻塞赋值在always过程块中当存在多条阻塞赋值语句时在前面的赋值语句没有完成之前后面的语句就不能被执行阻塞赋值语句顺序执行就像被阻塞了一样因此被称为阻塞赋值非阻塞赋值 lt 在always过程块中当存在多条阻塞