是否有 TAP（测试任何协议 http://testanything.org/）Verilog 的实现？那就太好了，因为这样我就可以使用证明来自动检查我的结果。
更新：
10/9/09：有人问为什么不使用断言。部分 TAP 为我提供了一些很好的报告，例如文件数量和测试数量。它还可以与闷烧一起使用来报告一段时间内的进展情况。
2009 年 10 月 12 日：我正在寻找一个最小的实现，在开始和结束时进行大量测试以及确定、诊断和失败功能。 is() 确实很好，但不是必需的。
我认为 Verilog 没有原生 TAP 实现。我想说使用 TAP 的全部意义在于添加 TAP 生成器相对简单。如果您计划在 Verilog 中完成大量工作，您可能需要自己编写。
也就是说，你看过吗veripool http://www.veripool.org/wiki/verilog-perl？您也许可以使用 Verilog::Parser 作为桥梁来生成可以使用的 TAP 输出TAP::解析器 http://search.cpan.org/dist/TAP-Parser/ & 测试::安全带 http://search.cpan.org/~petdance/Test-Harness-2.64/.
本文内容由网友自发贡献，版权归原作者所有，本站不承担相应法律责任。如您发现有涉嫌抄袭侵权的内容，请联系:hwhale#tublm.com(使用前将#替换为@)
